在当代数字信号处理领域，数字滤波器得到了越来越广泛的应用，而双通道滤波器以其优越的性能，成为人们应用与研究的重点之一。目前，在合成孔径雷达，视频驱动器，音频驱动器，自适应滤波等科研领域，双通道滤波器都得到了很好的应用。然而，传统二进制系统下的数字滤波器在超高速信息流的场合，越来越难以同时满足实时性和高精度的双重要求，其原因在与：在二进制补码系统中，加法运算的进位链传播延时无法得到有效克服，而加法器是数字运算的基础，数字信号处理中两个基本的模块之一---乘法器---也是由加法器构成的。如果加法运算的延时过大的话，整个系统的性能将受到极大的制约。为提高加法器的性能，人们提出了超前进位加法器、进位保留加法器、并行前缀加法器等各种优化加法性能的加法器结构，这些结构的加法器虽然在运算速度上得到一定程度的提高，却是以增大芯片面积为代价，并衍生出另外一个日益突出的矛盾---功耗。因而在数字信号处理中，努力提高加法器和乘法器的运算效率，一直是人们不懈努力的方向。余数系统以其天然的并行特性、较强的差错控制和纠错能力为数字信号处理器的设计提供了全新的思路。本文针对余数系统下滤波器设计最为重要的模块---模乘法器----的设计，提出了自己一套方法，该方法克服了传统的乘法器设计过程中部分积过多，导致运算延时较大的缺点。传统二进制乘法器设计采用的编码方法最为常用的是BOOTH编码，BOOTH编码虽然优越，但仍然囊括一些不必要的运算，譬如’0’，在实际的乘法运算过程中是不参加运算的，这些不必要的运算，完全可以通过优化编码的方法加以消除。本文采用的BOOTH编码和CSD编码相结合的编码方式（笔者称之为BOOTH/CSD混合编码）就在一定程度上克服了BOOTH编码的不足。余数系统中另外一个亟待解决的问题是如何高效地实现后向转换器，所谓的后向转换器，指的是，从余数系统到二进制系统之间的转换单元，之所以要进行转换是因为余数系统是一个无权值数值表征系统，单纯从该系统的数值表示中人们无法直观的获取信息的大小、正负及奇偶等相关信息。在大规模集成电路设计中，数据溢出也是一个重要的处理环节，缩放技术是处理溢出的一种重要的算法，在二进制系统中，我们通常可以通过位扩展和截位运算来保证计算结果的正确性，同样，在余数系统中，也可以采用类似的缩放技术。但余数系统下的缩放技术相对要复杂的多，至今仍没有高效的算法实现，这也限制了余数系统在大规模集成电路中的应用。