论文部分内容阅读
随着集成电路核心器件特征尺寸的不断缩减,传统体硅器件的短沟道效应变得愈发不可控。当工艺节点进入到28nm后,全耗尽绝缘体上硅(FDSOI)器件凭借其优越的栅极控制能力和较低的漏电流,成为了替代体硅器件的一种选择。目前产业界广泛采用前栅极工艺制备FDSOI器件,其工艺流程难以对器件的阈值电压进行精准有效的控制,因此本论文提出了一种基于后栅极工艺流程的制备方法。另外对于电路设计者来说,FDSOI技术应具备极大的灵活性。体偏压技术可实现多阈值特性,从而提高FDSOI器件的灵活性。结合TCAD仿真,本论文还从物理机制上对FDSOI器件的体偏压技术进行了详细分析。本篇论文的主要内容如下:一、借助TCAD工具对基于22nm工艺的FDSOI器件的直流和交流特性进行了模拟仿真。基于仿真结果,本文对FDSOI器件的基本电学参数进行了分析,包括栅极电容、导通电流、漏电流、亚阈值摆幅、阈值电压等。二、针对FDSOI器件的制备流程和工艺优化的分析。采用后栅极工艺对FDSOI器件进行了制备,该工艺流程与平面体硅工艺完全兼容。在工艺优化方面,本文提出了有效的方案解决了源漏外延不均匀以及栅极铝沉积空洞的问题。最后对制备的实际器件进行了晶圆可接受测试,测试结果表明实际器件的阈值电压在300mV左右,漏致势垒降低效应在60mV/V到80mV/V的范围内,亚阈值摆幅在70mV/dec左右,N型器件和P型器件开关电流比的量级分别为10~4和10~5。实际器件的电学性能符合产业标准且与仿真结果相匹配。三、借助背栅偏压提高FDSOI技术灵活性的研究。根据背板掺杂类型的不同,将FDSOI器件分为常规阱结构和反阱结构。基于实际测试结果,结合TCAD仿真,本文从物理层面上对两种结构的FDSOI器件背栅效应进行了分析。结果表明,背栅偏压对不同尺寸和不同背板掺杂的FDSOI器件的阈值电压均有明显影响。例如,正的背栅偏压可以使小尺寸的常规阱N型器件的饱和区阈值电压降低265.4mV,而大尺寸的常规阱N型器件饱和区阈值电压降低320.3mV。依据不同的需求,电路设计者可选择正向偏置的工作模式或反向偏置的工作模式。另外,本文还给出了另外一种可实现多阈值电压器件的策略。基于不同的背栅偏压和背板掺杂,FDSOI器件可实现LVT、SVT(i)、SVT(ii)和HVT四种不同数值的阈值电压。该多阈值电压实现策略极大提高了FDSOI技术的灵活性。最后从环形振荡器电路的角度展示了不同阈值特性下的电路延迟情况。本论文内容对优化22nm FDSOI工艺、提高器件及电路设计的灵活性等方面具有指导性的意义。