FPGA独特的可重构计算技术不仅能够降低数字系统的开发风险与开发成本、缩短上市时间,而且通过动态编程、远程在线重构等技术可以有效地降低系统的维护升级成本,因此在通讯、多媒体、工业控制、数值计算等领域得到了广泛的应用。在FPGA体系结构的研究开发中,由于可编程互连结构占据了将近80%的芯片面积和60%的信号延时,因此可编程互连结构的设计是FPGA结构设计的重中之重。随着各个专业领域对FPGA功能和性能要求的不断提高,FPGA中越来越多的嵌入针对不同应用的IP核。这些IP核协同FPGA中其他可编程结构可以应对诸多复杂应用。作为FPGA互联结构中的重要组成部分,IP互联结构实现了IP核与其他可编程结构的连接。本文围绕面向嵌入IP核的FPGA可编程互连资源的结构研究,针对不同类型的互连解决方案进行了细致的研究工作,设计并流片实现了新型FPGA互联结构。通过对FPGA延迟、面积等参数的分析,基于实验数据在理论上给出了一套FPGA互联结构设计的最优设计方法。本文还针对块状RAM和硬件乘法器这两种常用IP核进行了研究,设计了这两种IP核及其IP互联结构。本文采用SMIC 0.18um Logic 1P6M Salicide 1.8V/3.3V工艺,应用本文中的互联结构设计方法对自主开发的FPGA芯片(代号FDP250K)进行了版图实现,并在其改进型号FDP1000K中对IP互联结构进行了全新改进设计。