模数转换器(ADC)是模拟信号转换为数字信号的关键模块。在主流的ADC架构中,逐次逼近型模数转换器(SAR ADC)凭借其结构简单、低功耗、小尺寸以及易于集成等综合优势,被广泛地应用于便携式电子设备、无线传感网络、工业控制以及仪器仪表测量等诸多领域。本文以8通道12位1MS/s SAR ADC的设计与实现为研究课题,着重对电容型数模转换器(DAC)、比较器、采样开关以及模拟前端电路进行了深入地分析,并提出了相应的设计方案。在电容型DAC设计中,本文提出了一种用于顶板采样分段电容结构的混合开关方法,并基于该开关方法设计了一种“4LSB+7MSB”分段结构的11位DAC。相比于传统的底板采样方式,顶板采样可以显著降低总的电容数量。相比于只采用单调开关方法或Vcm-Based开关方法,提出的混合开关方法不仅开关逻辑易于设计,而且共模波动小。在比较器设计中,本文采用的是带失调校准的级联组合比较器,由三级预放大和动态锁存组成。这种级联组合比较器不仅能够实现小信号的快速比较,还能够满足低噪声和低失调的设计要求。在采样开关设计中,本文采用的是栅压自举开关。这种高线性的采样开关能够保证信号被采样时,不会引入额外的杂散谐波失真。在模拟前端电路设计中,提出了一种单端8通道、差分4通道的通道选择电路,并且在通道选择电路与ADC采样接口之间插入了一种恒跨导轨至轨输入、Class-AB输出的缓冲器,这样能够避免前端电路对后级ADC的影响。整体系统的电路和版图基于某代工厂的40nm 1P8M CMOS工艺实现,芯片面积为430?m×300?m,模拟模块和数字模块分别采用2.5V和1.1V供电,系统时钟为25MHz。整体后仿结果显示,DNL峰值为-0.6/0.5LSB,INL峰值为-0.8/0.6LSB,满足静态设计指标要求;在采样奈奎斯特频率信号时,ENOB为11.3位,SFDR为80.3dB,满足动态设计指标要求;不考虑前端缓冲器电路的功率消耗,SAR ADC的功耗仅为268?W,FoM值为107fJ/conv-step。