目前,伴随着设计规模的不断提高以及设计尺寸进入超深亚微米后的各种新效应的出现,FPGA器件的快速开发特性与低廉的首次开发成本,使其在很多应用方面的表现越来越优于基于全定制ASIC开发的产品,在产品的上市时间导致的设计压力方面尤为突出。同时,全定制ASIC设计中积累的各种有效方法,也可以被应用到FPGA设计之中,这其中就有电路单元库模型的建立。在基于FPGA的LUT结构可以组成任意逻辑表达的设计基础上,我们完全可以设计出功能上相当于标准单元(Standard Cell)的互联方式,这样就可以利用综合、仿真工具,将已经成熟的设计流程应用于FPGA设计之中。本文正是探讨对某一制造工艺下的FPGA模块提取标准单元,并利用SPICE工具提取时序与功耗参数,从而建立一个标准单元库的实现方式,并将详细探讨时序参数与功耗参数的特性,以及其与FPGA特性相联系的部分。FPGA的标准单元库的产生,不仅仅对设计流程应用的验证,对于后续的综合、布局布线、仿真与验证过程也同样是基础所在,同时,还具有一定的商用价值。