JPEG2000是由ISO/ITU-T制定的新一代的静止图像压缩标准。与JPEG不同,JPEG2000基于离散小波变换,采用嵌入式编码技术(EBCOT),生成的码流有较强的截断和优化功能,压缩效果优于JPEG,因而成为当前静止图像编码领域研究的热点。本文首先介绍了JPEG2000图像编码标准,阐述了JPEG2000标准的优越性,对JPEG2000标准中第一部分的核心编码系统进行了分析,并完成了核心编码系统中小波变换、位平面编码及算术编码的C语言程序。为了对JPEG2000的核心编码进行FPGA验证,本文详细设计了JPEG2000图像验证系统的硬件结构,搭建了适用于JPEG2000 FPGA实现的硬件验证平台,绘制了硬件验证平台的电路原理图和PCB,并完成了单板的焊接和调试。最后,本文对搭建的JPEG2000 FPGA硬件验证平台进行了测试。利用FPGA采集并口电脑眼的图像并存储到SRAM中,然后通过UART接口将图像传送到PC机,PC机中的串口接收程序把采集的图像显示出来。编写了图像采集模块和UART接口模块的Verilog HDL代码,通过了仿真和逻辑综合,并下载到FPGA芯片中,成功地实现了系统的联机调试。本文完成的JPEG2000核心编码系统的C语言实现为最终进行软硬件协同实现JPEG2000原型验证提供了前提。本论文搭建的FPGA开发平台为JPEG2000核心编码的FPGA实现提供了硬件环境,该图像验证平台不仅可以用于JPEG2000图像编码的FPGA验证系统中,也可作为一个多媒体数据处理的FPGA开发板使用。