随着计算机技术以及通信技术的发展,以及人们对通信需求的日益增长,无线通信在全球范围内得到前所未有的发展。随着宽带射频技术和IP技术的成熟商用,第四代基站渐成业界关注的焦点,并表现出“多制式融合、高集成度、全IP、多载波、绿色环保”等发展方向。这种多标准兼容、智能化发展的技术就是软件无线电。它要求将基站接收机端的模拟和数字信号处理模块推向天线端。实现这种高性能的基站对应用于其中的模拟系统与数字系统之间的接口—模数转换器(Analog-to-Digital Converter, ADC)提出了更高的要求：具有足够的信号带宽以覆盖其全部工作频带,具有足够大的动态范围以防止邻道信号阻塞,以及足够的信号噪声比,以简化日益复杂的基站结构。对于该系统所覆盖的分辨率和采样率范围,基于开关电容电路的流水线结构模数转换器是最佳选择。但由工艺偏差问题导致的电容失配、运放增益的有限性等非理想因素直接影响到模数转换器的性能。为达到高性能,经常会采样校准算法来提高精度。数字后台校准由于能随着工艺尺缩小、灵活性好、集成度高,且不中断正常的转换过程,已成为目前主流的校准技术。本文着重设计了一种基于Dither+DEM(Dynamic Elements Match)校准技术的1.8伏14比特150兆采样／秒的流水线模数转换器。文章首先简要介绍了模数转换器的应用环境及发展现状；之后从系统角度,讨论了高速高精度流水线模数转换器的基本架构,分析了各种电路非理想因素,提出了课题研究的流水线模数转换器的设计指标和系统结构选取；接着从电路实现的角度,详细阐述了关键模块电路的分析和设计,包括采样／保持电路、流水线级和参考电压源驱动器等；然后结合系统的结构提出适用于多比特流水线级的数字后台校准技术；本文最后,介绍了版图设计,测试方法及测试结果。本课题所研究的流水线模数转换器采用SMIC的0.18μm单层多晶六层金属的CMOS工艺实现,芯片核心面积为7.48mm2,采样速率为150MHz,在1.8伏电源电压下核心功耗为350mW(不包括数字输出驱动缓冲器)。测试结果显示,在静态性能方面,经过校准,差分非线性(differential nonlinearity, DNL)达到+0.29／-0.28LSB,积分非线性(integral nonlinearity, INL)达到+1.31／-1.13LSB；对于15.5MHz的输入信号,经过校准,无杂散动态范围(spurious free dynamic range, SFDR)和信噪失真比(signal to noise and distortion ratio, SNDR)分别达到86.6dB和70.7dB,有效位数(ENOB)为11.5比特。