全双工通信是指两台相同的无线通信设备使用相同的时间、相同的频率同时发射和接收无线信号。同传统的半双工通信相比,全双工通信技术使得无线通信链路频谱效率提高一倍,从而可能实现通信系统信道容量的倍增。在全双工通信系统中,核心问题及技术难点是对自干扰信号进行消除。现有的自干扰抑制技术可以分为三种,即天线自干扰抑制、射频自干扰抑制以及数字自干扰抑制。本论文主要研究在全双工微波通信系统中的数字域自干扰抑制方法,并进行通信链路仿真及核心模块的FPGA实现。首先,对全双工微波通信系统进行需求分析,包括功能需求和性能指标;结合数字通信系统原理对系统帧结构进行设计,并分析了设计思路;同时说明了系统发射端和接收端的信号处理流程,包括CRC校验、LDPC编译码、256 QAM调制解调、信道估计与均衡、时频同步等。其次,对数字域自干扰抑制方法进行了算法推导、链路搭建以及性能仿真,仿真包括数字干扰抵消性能仿真和全链路性能仿真,并对仿真链路进行了定点。仿真结果表明,数字干扰抵消中频域窗口和遗忘因子越大,抵消性能越好;同时数字干扰抵消模块能够达到52dB以上抵消能力;另外在全双工微波通信系统以及所设置的多径仿真环境中,当SNR=31dB时,ISR在?18dB之间变化,误码率性能都在10-6量级,达到了项目要求。最后,对全双工微波通信系统的发射端和接收端进行了顶层逻辑设计,重点说明了数字干扰抵消模块的FPGA实现过程,包括顶层设计、子模块内部结构、工作流程、时序分析等。并且在硬件平台上进行了发射机、接收机功能测试以及数字干扰抵消模块性能测试。测试结果表明,发射机和接收机功能正确,数字干扰抵消模块能够达到47.7dB以上的抵消能力。论文在最后一章对以上内容进行了总结,分析了系统的可改进之处,总结了项目开发过程中获得的经验和教训,同时提出了下一步的大致研究方向。