“一卡多用”的发展趋势使得对称密码体制难以满足智能卡日益增长的安全需求。在公钥密码体制中,椭圆曲线密码体制由于其体积小、带宽低、单比特安全强度高等优点因而特别适合集成在智能卡等资源受限的设备上。因此本文研究设计了一款适用于智能卡SoC的高性能、低功耗、低门电路资源开销的二进制域椭圆曲线密码协处理器。首先,本文根据SoC内部总线读写时序的特点设计了协处理器与主机通信的AHB接口电路,并在硬件上定义了可配置的特殊功能寄存器。其次,根据射影坐标下的蒙哥马利阶梯算法设计了点乘的有限状态机,其中点加与点倍及最后坐标变换共用一组临时变量寄存器以节省电路面积。有限域计算模块包括模加、模乘以及模平方单元。模加单元由异或门组成,模乘单元基于资源占用最少的移位迭代算法实现,模平方运算采用组合逻辑电路可以在一个时钟周期之内得出结果。模逆计算则通过费马小定理转换为其他三种运算进行。最后,本文设计了一个适用于点乘和模乘运算的寄存器阵列。对RTL工程的Modelsim仿真结果显示完成一次GF(2¹⁶³)上的点乘运算需要170324个时钟周期,在ISE 14.7给出的资源报告中协处理器占用了1621个LUTs和654个Slices。在完成整体工程的FPGA原型验证之后,基于SMIC 40nm的工艺库对协处理器进行了综合及功耗分析。在Design Compiler给出的面积报告中,协处理器的面积为12730μm²,在40nm工艺下等效门数为18.2K。由PrimeTime PX给出的功耗数据,协处理器工作在13.56Mhz时平均功耗为23.2μW。综上所述,本文设计的椭圆曲线密码协处理器在性能、资源占用、功耗等方面作出了良好的平衡,适于应用在资源受限的智能卡SoC中。