本文详细介绍了直接数字频率合成器(DDS)基本结构、工作原理及理想频谱，总结出DDS的噪声来源(相位截断、幅度量化、DAC的非线性等)，并针对其特点，采用时域波形分析的方法，分析了相位截断和幅度量化对DDS输出频谱的影响，给出了相位截断和幅度量化误差频谱的分布规律，用Matlab进行编程仿真，验证了结论。 在此基础上，本文讨论了三种新颖的改善DDS输出杂散的方法。 首先，本文利用相位抖动技术来抑制DDS相位截断误差。这种方法是通过加入适当的抖动信号来打乱误差序列的周期性，把由误差序列周期性引起的有规律的杂散分量变为幅度较低的随机相位噪声，从而使输出的杂散信号与有用信号电平之比降低，最终达到改善DDS输出频谱特性的目的。采用这种相位抖动法，可以使对杂散的抑制从每相位6dB增加到每相位12dB，本文对该方法做了严密的分析并用仿真手段验证了理论分析结果，为实际应用提供了重要的依据。 其次，本文采用了DDS+PLL的方法，进行了实验验证。DDS+PLL频率合成器就是以DDS作为PLL的参考源驱动PLL的一类混合型频率合成器。DDS有输出步长小而相噪又低的优点，但同时又有杂散较多的缺点。而PLL在输出步长小时，相位噪声差，但它对杂散的抑制性能良好。所以DDS与PLL两种频率合成技术结合起来是一种较为合理的频率合成解决方案。本文详细的讨论了其具体实现方案及电路。但是这种方法在实现快速跳频时其跳颁速度往往受制于PLL。 此外本文讨论了一种新方法—相位内插法。本文所讨论的带有自适应加法器的相位内插直接数字频率合成器，不象传统直接数字频率合成器，它不具有ROM和D／A变换器，在传统的DDS中，ROM和D／A变换器造成大部分的功率损耗，因此相位内插结构的DDS具有更小的功率损耗和更快的捷变颁速度。为DDS应用发展提供了理论和技术参考。