进 21世纪以来,随着穿戴式电子产品的不断普及,低功耗GPS芯片得到了越来越多的应用。为了改善用户使用体验,现代GPS芯片一般采用基于匹配滤波器的捕获算法,以便实现秒级的首次定位时间。但匹配滤波器电路实现复杂,运行功耗大,前期研究表明,匹配滤波器功耗占基带总功耗的55%以上。因而,匹配滤波器的功耗优化对实现低功耗GPS具有重要意义。匹配滤波器包含计算阵列与移位电路两部分,本文针对两部分分别开展功耗优化。针对计算阵列加法器单元多、功耗大的问题,将操作数划分低位与高位两部分,分别应用近似加法器和精确加法器结构(即经典加法器),针对低位操作数,采用近似加法器,在几乎不影响输出信噪比的同时,减少加法器数目36%;针对高位操作数,建立精确加法器单元的电路延迟/电容模型,基于非线性规划法提出了面向能效优化的精确加法器晶体管尺寸优化方法,优化后单元平均能效提升了 25%。针对移位电路,本文引入了低功耗动态触发器——C2MOS触发器,该触发器比传统的传输门型触发器(TGFF)平均节省功耗约30%,减小面积开销25%。针对动态触发器在近阈值区面临因泄漏电流造成的数据丢失问题(触发器良率问题),本文采用阈值替换技术与栅长替换技术优化了触发器良率,保证移位电路的可靠工作。本文在SMIC40nm,0.6V工作电压下完成匹配滤波器的逻辑设计和物理实现,基于上述优化方法,匹配滤波器功耗比原始设计降低47%本文将匹配滤波器的能效提升至0.0819 TOPS/mW。