近年来,伴随着微电子和多媒体技术的高速发展,数字图像压缩编码技术在可植入式医疗设备、无线传感网络设备、微型传感器等资源受限的领域中有着越来越广泛的应用。在条件有限的情况下,设计能综合考虑能效、性能和图像质量等要求的数字图像压缩芯片显得十分必要。本文选取数字图像编码的JPEG(Joint Photographic Experts Group,JPEG)标准作为研究对象。针对图像压缩能够容忍一定误差的特性,本文在基于JPEG标准的编码芯片中引入近似计算和近阈值技术,通过少量的精度损失换取芯片性能和能效的提升改善。本文在深入分析JPEG标准的基本压缩算法的基础上,选取神经网络模拟和替换JPEG编码算法中计算量大的部分模块。通过对神经网络系统的层级结构、数据流、权重和配置等的分析,本文设计了一款高灵活性、高性能,同时满足不同网络拓扑映射需求的可重构神经网络加速器,用于加速实现神经网络在硬件层面的计算。另一方面,本文从架构层面和底层工艺等方面进行了改进和优化,使JPEG编码器芯片能够以较高的频率工作在近阈值电压下以达到显著降低功耗同时保证编码器性能的目的。本文采用SMIC40nm的工艺对基于近似计算技术的JPEG编码器进行了综合验证。实验结果显示,本文的JPEG编码器在0.6V的近阈值电压下工作时,最高时钟频率是40MHz,最低能效为196.74pJ/pixel,帧率为15.93fps@480P,与标准电压下相比,在性能损失为2.5×倍的情况下,实现了大约5×倍的能耗节省。本文设计的基于近似计算的高能效JPEG加速器芯片与其它低功耗芯片相比,在灵活性、图像误差、能效、性能和面积等方面取得了很好的平衡。因此,本文的研究设计对图像处理技术的发展与应用具有重要意义。