随着集成工艺技术的快速发展,集成电路产业发展的十分迅猛,集成电路的发展经历了大规模集成电路时代(LSI)、超大规模集成电路时代(VLSI)、甚大规模集成电路时代(ULSI)。集成电路通信方式从一开始的需要通信的IP之间简单连接发展到传统的总线架构最后发展到了目前的片上网络架构方式。在集成电路技术不断迅猛发展的同时,通信规模也从KB级发展成MB级,再到现在的GB级,这促使通信功耗问题变的越来越严峻。研究表明功耗问题已经成为未来制约芯片性能不断提升的主要阻碍,因此,如何降低芯片功耗成为未来芯片设计的主要方向。而片上网络作为未来芯片的主流架构,其功耗问题的研究是非常重要的一个课题。论文首先介绍了片上网络方法学、片上网络研发的过程、片上网络的相关概念以及片上网络的性能评价参数；在此基础上论文分析了片上网络功耗的主要来源、片上网络功耗的基本构成以及片上网络的各类功耗在片上网络总功耗中所占的比例。论文对主流的低功耗技术进行了介绍,研究表明连线电路的功耗在片上网络的总功耗中占据80%以上的比例,因此研究低功耗的拓扑结构对于降低片上网络的功耗是非常关键的。论文定性地分析了片上网络的拓扑结构对功耗的影响,对比了几种常见的拓扑结构各自的功耗,并研究了从片上网络拓扑结构的入手的低功耗片上网络技术。本文通过对片上网络拓扑结构的功耗问题的分析与研究,提出了在XBFT拓扑结构的基础上进行的一种改进型片上网络拓扑结构,并详细介绍了改进拓扑结构的设计理念以及关键技术。论文的最后一部分通过模拟仿真实验来验证改进拓扑结构的性能。论文详细介绍了仿真实验的设计理念、仿真背景等。仿真数据表明改进后的拓扑结构的平均路由跳数大致为改进型拓扑结构的80%左右。改进后的拓扑结构功耗在不考虑交叉开关及其分配电路以及连线等与具体逻辑电路和路由算法等与拓扑结构无关的因素下功耗为未改进型路由拓扑结构XBFT的80%左右。也即本文提出的片上网络拓扑结构在功耗为改进前的XBFT树形拓扑结构功耗的20%左右。