论文部分内容阅读
横向功率半导体器件LDMOS是集成电路中的核心器件。其最大的限制在于较大的单元面积及材料本身的“硅极限”。横向器件不比纵向器件，LDMOS提高耐压时增加的漂移区长度会直接体现在器件面积上。在缩短横向器件尺寸上最有效也最常应用的是槽型技术，但带有槽型的器件时常会受槽介质本身特性的限制而无法发挥出完美的器件性能。将变K与槽型技术相结合可以在缩小器件面积时突出变K介质的优点提升器件性能。论文从理论上详细分析变K技术，结合槽型技术的优点提出①带有双变K槽和双RESURF垂直P柱的VK DT-P LDMOS器件结构②带有高K介质槽、纵向栅极场板VFP以及高浓度N+低阻通道的VFP HK LDMOS器件结构，可在提高器件耐压的同时降低其比导通电阻以打破“硅极限”。 1.基于低介电常数介质对电场的增强作用提出一种带有双导电沟道的VK DT-P LDMOS器件。变K双槽的上半部的低K介质可极大提高槽表面电场提高器件的耐压，同时槽下半部填充的二氧化硅介质可减缓一定的器件比导通电阻增大趋势。利用双RESURF技术在双槽之间引入的垂直P柱可以将等势线延伸至漂移区底部从而充分利用器件漂移区，同时调制了器件体电场可进一步提升器件的击穿电压还可大幅提高漂移区浓度降低比导通电阻。双导电沟道可提供两条电流路径，大幅降低器件的比导通电阻。仿真数据分析表明，长度仅为17μm的器件可得到高达555V的击穿电压以及13mΩ·cm2的低比导通电阻。VK DT-P LDMOS的击穿电压较之常规结构提升104％，比导通电阻较之常规结构降低87.9％。同时对VK DT-P LDMOS器件进行了工艺制备方案的讨论与版图的设计。 2.基于高介电常数介质极化电荷自平衡概念提出一种带有高K介质槽、纵向栅极场板VFP以及高浓度N+低阻通道的VFP HK LDMOS器件结构。该结构在漂移区内引入了高介电常数介质(K)槽，并在高K槽下界面引入高浓度N型掺杂的低阻通道，同时于高K槽内引入一纵向栅极场板。开态时在靠近纵向栅极场板VFP上下两侧形成了强电子积累层以降低器件的比导通电阻，引入平行栅为器件提供了另外一条电流通路再次降低器件的比导通电阻，同时N+低阻通道的存在使器件的比导通电阻得到了进一步的降低;关态时高K槽与纵向场板VFP同时使电力线发生水平的转向最终都指向纵向栅极场板VFP以及部分平行栅，极大的增加器件的击穿电压。仿真结果显示，VFP HKLDMOS器件耐压高达629.1V，比导通电阻为38.4mΩ·cm2，功率优值为10.31MW·cm-2。较Con.LDMOS器件耐压和功率优值分别增加了61.8％和910％。较HKLR LDMOS器件比导通电阻降低了53.6％，功率优值增加了102.6％。并探讨VFP HK LDMOS器件的工艺制备方案与其版图的设计。