论文部分内容阅读
在A/D转换器中高性能的时钟信号主要为采样保持电路所使用。A/D转换器中的时钟信号通常是由外部输入，由于输入时钟信号的差异可能会引起作用于采样保持电路的时钟信号发生偏移从而引起采样值与理想值发生偏差引起采样保持电路性能下降进一步造成A/D转换器整体性能下降。与此同时时钟电路内部结构和非理想设计等问题会给时钟信号引入较多抖动与噪声，由于版图设计非对称，工艺偏差造成的通道间器件失配等问题所引起的通道间时钟信号失配更会造成多通道分时采样A/D转换器整体性能下降的问题。针对以上问题我们需要设计一种具有较小时钟抖动，同时具备通道间时钟相位自动手动调整功能的时钟系统。本文设计了一个适用于8位频率为2GHz超高速分时采样A/D转换器的时钟系统电路。通过占空比调整电路，通道间相位调整电路，多通道时钟产生电路生成占空比50%，通道间精准90度相位差的低抖动的时钟信号。该电路改进了延迟单元的设计减少其单级延迟单元引入的抖动及噪声，优化了占空比调整电路，使其稳定后精度提高，同时解决了通道间时钟相位失配等问题。在版图设计方面，通过合理布局、采用高度对称版图设计技术减少敏感电路所受噪声和工艺波动的影响，从而使得整个电路具有时钟抖动低、通道间匹配度高的特点。电路在0.18m1P5M CMOS工艺下，使用EDA软件仿真及版图验证，实现了设计要求。具体参数指标为：工作电压1.8V；最大工作频率2GHz；占空比调节范围20％～80％；输出占空比精度为（501）％；时钟抖动低于200fs；功耗217mW；芯片面积0.8平方毫米。所以该时钟稳定电路能够输出稳定的具有低抖动的时钟信号并具有优越的调节时钟占空比及相位误差的性能，完全满足8位分时采样超高速A/D转换器的需要。