论文部分内容阅读
在国际单位制的七个基本物理量中,时间量是最基本的,与其他物理量相比,时间量具有更高的普遍性、高精度测量性以及广泛性,为了探究某些物理量,常将他们转换为时间量进行分析,而TDC(Time-to-Digital Converter,时间数字转换器)能够将连续的时间信号转换成便于测量的离散数字信号,对两个异步信号之间的时间间隔进行测量。TDC以其优越的性能和高精度测量应用于许多领域,如激光测距领域、电子测量领域、医学领域、高能物理领域等。在高精度测量领域,往往要求TDC达到ps级的精度,高性能TDC的研究就显得尤为重要。近年来,在对TDC的研究中,实现TDC的主要方法有:Flash单延时链法、Vernier双延时链法。目前的TDC结构多为单一模式或者两段式结构,在实现ps级精度时,为节省面积,其能达到的动态范围多为ns级。因而,同时满足高精度和高动态范围要求一直是TDC研究的瓶颈,也是TDC发展的方向。此外,TDC的稳定性和准确性也是研究过程中需要考虑的重要因素。本论文针对目前TDC的研究瓶颈和发展方向,依据目前TDC的组合原理,提出了基于DLL(Delay-Locked Loop,延时锁相环)的高精度TDC的电路架构,该TDC为三级TDC结构,主要包括粗计数TDC、中间级计数TDC、细计数TDC以及DLL电路,对时间间隔进行分级测量,兼容实现宽动态范围和高分辨率。本论文设计的粗计数TDC采用计数器型TDC架构,可实现宽动态范围;中间级计数TDC采用单延时链TDC架构,处理粗计数TDC剩余误差;细计数TDC采用Vernier双延时链TDC架构,处理中间级计数TDC剩余误差,可实现突破门延时限制的高分辨率。此外,DLL电路用于为中间级计数TDC和细计数TDC提供基准电压,大大地提高了高频下TDC电路测量的稳定性和准确性。本设计采用SMIC 0.13μm工艺,通过Cadence及Matlab等软件完成电路设计、版图绘制以及电路仿真,在640MHz的时钟输入下,本论文设计的基于DLL的高精度TDC实现的动态范围可达51μs,测试精度可达10ps,死区时间低于2ns。