家庭影音娱乐从以往的DVD播放机到数字高清电视,多媒体接口传输的数据量越来越大,同时还对数字传输的实时性及稳定性提出了更高的要求。所以高速传输的数字接口DVI(Digital Visual Interface)、HDMI(High Definition Multimedia Interface)应运而生。本论文的主要目标是基于SMIC 0.13μm CMOS逻辑制程工艺,分析、研究并设计了符合HDMI 1.3版本标准的HMDI接收端物理层电路,实现传输速率可达4.95Gbps的TMDS数据恢复、解码器。设计采用一个25MHz至165MHz的CPPLL实现四十个Phase的产生,以及一个解串器利用这四十个Phase对串行数据进行四重过采样。一个数据恢复电路分析、选择最合适采样数据并利用TMDS解码器进行解码。本论文给出了HDMI接收器物理层电路基本原理及架构设计;探讨了HDMI核心编码、解码原理;研究了高速串行传输的时钟数据偏斜及消除方法;提供了完整电路结构、电路设计流程和版图设计,以及实际应用环境中的测试结果。对本IP的IC测试版测试表明,该设计可以完整接收电脑显卡发送的数据并在实验室环境中点亮LCD显示屏幕,实现了设计目标。作为一篇工程硕士论文,本论文着重从工程实现角度出发,结合理论分析方法,阐述具体实现过程中所遇到的实际问题的解决过程,提出解决问题的方向,方法及最终结果,实现了从理论到实际工程产品的转化。同时,本论文也试图通过一个符合国际先进标准的复杂IP的产生过程,尝试探讨工程项目管理的方法与理念,以期能一窥国内IC基础研究发展迅速而业界高端IP、IC数量稀缺的不平衡状态现状。