实现视频图像压缩和解压缩的超大规模集成电路(VLSI)芯片设计已经成为多媒体核心技术之一.该文研究了国际运动图像专家组制定的MPEG-1,MPEG-2,MPEG-4标准和美国DivX Networks公司开发的Divx数码影像压缩技术,针对它们所采用的压缩原理,提出了同时支持这些标准的视频解码器结构,独立完成了解码芯片中运动补偿模块的设计.该文概述了MPEG国际编码标准及其基本算法,给出了一种能同时满足这些视频标准的解码器的系统设计方案,确定了运动补偿模块的功能和接口.根据运动补偿模块的功能定义和接口方式,我们在模块的设计中提出了一些新颖的结构和算法.运动补偿模块的控制流与数据流采用分离设计的方法,控制机制采用高性能的独热码有限状态机实现,数据的运算和存储采用独立分时复用的运算单元和寄存器阵列完成.根据运动补偿解码访问存储器的特点,新创了一种视频图像在内存中的存储结构,给出了相应的映射算法.该种存储结构能够提高系统读写内存的效率,并且其映射算法简单,从而可以提高解码速度,简化电路设计.亮度运动向量直接从比特流中解码计算得出.色度运动向量的计算方法在不同MPEG标准中以及Divx标准不同版本中都存在差异.运动向量单元采用软件可配置方法设计,选用各种色度运动向量的计算模式.这种设计方法不仅易于兼容已有的各种计算方法,而且可以通过简单修改配置软件适用于以后的新版本.运动补偿模块中的采样插值不权支持传统的二分之一采样模式,还是第一个在硬件级别支持四分之一采样模式和全局运动补偿.在几乎不影响图像品质的前提下,对全局运动补偿算法进行变换,得到简化算法.利用全局运动补偿和四分之一采样模式不在同一个块内并存的特点,将两者算法分别进行分解,复用采样插值运算单元,从而降低电路面积.采样插值单元采用流水线结构设计.电路设计采用高级电路描述语言Verilog HDL描述实现,使用"基于PCI的IP仿真验证平台"进行了RSIM仿真、FPGA验证,包含该运动补偿模块的视频解码器通过了MPEG-1,MPEG-2,MPEG-4和Divx标准的一致性测试.设计使用Design Compiler软件、调用UMCO.18um工艺单元库进行ASIC综合,电路面积为十万门左右.该项目的研究成果及多项技术改进提高了视频解码器的技术含量.这将为DVD播放机和数字多媒体转换器厂家提供一种高性能、低成本的视频解码芯片产品,具有重大的经济价值.