隧穿场效应管（TFET）是后摩尔时代的低功耗（LP）器件的候选者之一,因为它可以突破亚阈值摆幅（SS）（60 m V/dec）的极限,从而在更低的供应电压下工作。使用二维（2D）材料对TFET进行设计是一种有潜力的方案,因为2D材料较薄的原子层预示着出色的栅极控制,而光滑的表面则意味着在运输过程中载流子被散射的概率降低。其中IV族硫族化合物由于兼具二维材料的优点,和无毒、稳定、各向异性、载流子迁移率高等性质,成为非常有潜力的沟道材料。之前的工作表明平面Sn S TFET具有较低的开态电流,而平面Sn Se TFET具有较高的漏电流,但二维Sn S和Sn Se作为稳定的新型半导体材料仍然是最具潜力的沟道材料,因此本论文对Sn S TFET和Sn Se TFET进行结构优化设计,使用第一性原理量子输运方法模拟探讨亚10 nm尺度的Sn S和Sn Se TFET的器件性能。研究成果如下:（1）提出了一种以双层Sn S为源极,单层Sn S为沟道和漏极的同质结Sn S TFET器件结构。开态电流(Ion)高达509μA/μm,和平面Sn S TFET相比得到了明显的改进,10nm栅长的Sn S同质结TFET超过了国际半导体技术蓝图（ITRS）要求的低能耗（LP）器件。此外,在Lg=5～7 nm的超短栅极长度下,引入负电容效应,同质结Sn S NCTFET远远超越ITRS要求的LP器件。（2）对栅极长度10 nm以下的垂直堆叠结构的Sn Se TFET的漏电流(Ileak)进行了优化。Ileak明显降低,达到～10-5μA/μm,获得488μA/μm的Ion,因此垂直堆叠的同质结Sn Se TFET可以作为LP器件,并且超过了ITRS对LP应用的要求。同时在超短栅极长下引入负电容,使垂直堆叠的同质结Sn Se TFET在Lg=5～7 nm时超过了ITRS的2028和2026年目标。