论文部分内容阅读
在现今社会中,加速度计的微型化和数字化集成技术渐渐成为各个领域竞相研究的热点问题。本文研究的MEMS谐振式加速度计是一种新型的加速度计,其被用来检测被测量对象加速度信息。与传统的加速度计相比,MEMS谐振式加速度计具有如下的优点:体积小、输出信号稳定、精确度高和可靠性高等。MEMS谐振式加速度计的优点主要在于具有高精度的频率采样和系统的误差补偿。本文立足于谐振式加速度计其特有的差动频率输出的特点,对静态与动态工作中的加速度计进行高精度的测量,研究并设计了一种高精度实时的频率检测电路,并进行了接口电路中数字检测信号处理补偿的设计。本论文的主要研究设计内容可以通过以下几个部分来展示:本文中具体的电路设计主要包括三大模块,分别为模拟频率信号初测模块、数字信号算法处理模块和频率输出实时显示模块。其中模拟频率初测模块采用时序识别网络和基于FPGA的高精度采样补偿技术;数字信号处理模块采用LMS算法进行数据计算和补偿;出于对逻辑资源使用量和数据处理速度的考虑,频率输出显示时选用UART串口通信搭载在FPGA上进行实现。本文借助Matlab软件搭建系统的算法模型,确定性能指标为:所设计的频差检测系统中队的中心频率为25KHz,动态检测频率范围为10KHz,加速度检测更新周期为200ms下的差频分辨率可达到1×10-3 Hz,LMS算法的采样深度为216,测量精度为4×10-8。采用QuartusII软件进行IP核配置和编写Verilog代码完成各个模块的设计,并利用Modelsim软件和Quartus II软件联合进行仿真,证实功能的正确性。构建基于FPGA的硬件开发系统,包括用户自定义IP核的配置和整体硬件平台的搭建,采用Verilog语言编写硬件语言,实现预期设计的功能。最后进行板级验证,利用ASK2C8开发板对设计进行功能仿真和时序验证,误差的数量级满足要求,小于0.001Hz。