随着大数据时代的到来,与硅工艺相兼容的高密度低功耗存储器成为了当前信息产业的研究热点,通过减小器件尺寸是获得高密度存储器的一条途径,但是当半导体器件工艺尺寸缩小到10 nm以下,传统的半导体存储器就遇到了物理极限的挑战。为了获得硅基高密度低功耗存储器,研究者探索了多种新型的存储机制,其中阻变存储器由于存储单元结构简单,特征尺寸小,具有非常好的可缩小性和可靠性,因此有望实现高密度集成。相比于过渡金属氧化物材料,氮化硅作为一种硅基半导体材料,较低的成本以及与传统CMOS工艺技术的完美兼容性,使得其在阻变存储器方面的应用具有得天独厚的优势。目前对于氮化硅基阻变存储器的研究主要集中在如何降低功耗的问题上,在我们课题组之前的工作中,江小帆通过调控氮化硅薄膜中的氮硅比,将器件的工作电流降低到了 1 uA以下,后续张辉通过在反应气体中通入N2O,利用掺氧进一步把氮化硅存储器的工作电流降低到皮安量级。在本文中,我们通过引入原位等离子体氧化技术获得掺氧的氮化硅,从而有效的降低了氮化硅阻变存储器的功耗,基于硅悬挂键导电通道模型,对其中的物理机制做出分析。在此基础上研究了不同生长温度条件下制备的氮化硅阻变存储器高低阻态电流的一致性,分析了生长温度对氮化硅阻变存储器微结构的影响。为了获得高密度的存储器,还可以在传统的Flash存储机制的基础上,采用全新的三维架构来提高存储器的密度。我们课题组在前期研究工作中,基于纳米硅量子点的分立电荷存储特性和超薄隧穿层的低功耗特性,在中芯国际集成电路工艺线上成功制备出了具有演示功能的纳米硅量子点浮栅存储器芯片,并首次提出将纳米硅量子点引入到3D NAND浮栅存储架构中。为了实现3D架构纳米硅量子点浮栅存储器,我们首先需要探究构成3D架构存储器的存储单元制备工艺和器件特性,由此我们采用SOI衬底上的单晶硅作为器件的沟道层,研究硅沟道的工艺关键技术,成功制备出具有耗尽特性的MOSFET,并探索了 3D架构纳米硅浮栅存储器单元的电容-电压特性,为构建多层沟道的纳米硅量子点浮栅存储器提供了重要的参考。本文的主要研究内容和创新点如下:（1）在PECVD系统中通入硅烷、氨气和氮气,在250℃下制备出氮化硅薄膜,然后通入氧气进行原位等离子体氧化处理,获得Al/a-Si0.28N0.21O0.51:H/Si阻变器件,在0.5 V的读出电压下,器件低阻态电流可以降低到10-8A。X射线光电子能谱和傅里叶变换红外分析表明,对氮化硅薄膜进行等离子体氧化处理,可以使氧代替氢的位置,从而减小Si-H键的浓度和初始硅悬挂键的浓度,降低工作电流,实现超低功耗的特性。在此基础上研究了不同生长温度对氮化硅薄膜阻变器件一致性的影响,结合X射线光电子能谱和傅里叶变换红外分析,提出了基于O2-离子和H+离子移动的硅悬挂键导电通道模型,证明通过提高薄膜生长温度可以增加薄膜初始状态的预置硅悬挂键数量,在250℃的生长温度下可以制备得到薄膜质量良好的氮化硅薄膜,从而提高氮化硅薄膜阻变器件高低阻态电流的一致性和稳定性。（2）设计了 3D架构MOSFET器件单元,研究了 SOI衬底上单晶硅沟道层的刻蚀工艺,实现了单晶硅沟道层厚度的精确控制,成功制备出具有良好转移特性的耗尽型单晶硅沟道MOSFET器件,并研究了单晶硅沟道层刻蚀后的修复工艺和单晶硅沟道电阻率对器件转移特性的影响。转移特性表明:退火和等离子体氢处理可以有效地修复刻蚀后的的沟道层界面,从而优化器件的转移特性;通过调控单晶硅电阻率,可以有效的提高器件的开启/截止电流比。