异质异构集成是后摩尔时代集成电路技术发展的必然趋势,该技术能实现更小工艺尺度、更高器件集成密度以及更多功能集成,以满足未来集成电路系统的更高需求。异质键合技术作为异质集成技术的关键技术之一,得益于集成器件的高质量和易加工性成为异质集成的首选技术,在先进封装、高效热管理、新型光子平台以及光电集成等领域应用广泛。本文主要研究基于超薄插层的共性异质键合技术,成功开发出具有超薄插层的低温异质共性键合技术全套工艺流程,成功实现多种跨材料体系的异质键合,并对异质键合晶片质量进行了系统表征与分析。不同材料体系间晶格失配和热失配是影响成品率和键合质量的主要原因,是实现高质量、跨维度异质键合所面临的主要难题。通过对Ⅲ-Ⅴ材料、（超）宽禁带半导体、金属氧化物和非金属氧化物等材料特性的系统研究,借助热氧化、原子层沉积（Atomic layer Deposition,ALD）以及等离子体增强化学气相沉积（Plasma Enhanced Chemical Vapor Deposition,PECVD）等工艺制备一层超薄SiO2插层,并借助插层界面实现异质键合,可有效缓解不同材料体系晶格失配和热失配。键合插层厚度薄至10 nm,显著降低了键合插层的热阻,实现整体散热性能提升。对于键合晶片的质量评估,业界尚没有统一技术标准与性能指标。根据项目需求综合利用常见表征手段,形成了一套键合晶片表征技术,包括键合强度表征、冷热冲击耐受实验、热导率评估、界面应力表征、界面形貌以及界面成分分析。由于键合界面位于内部、键合介质层厚度过小、部分基材热导率过高,热导率、应力等参数测量属于测试难点。低温键合技术能够有效避免传统高温键合（600-1000℃）所引发的杂质原子互扩散以及多种材料、结构间的热膨胀和热应力问题,可以满足包含器件结构的外延片与芯片低温键合需求。通过表面处理获得高活性的键合表面以及迭代优化的热处理过程,成功实现跨材料体系的低温高强度键合,工艺温度范围170-250℃,键合强度超过1.0J/m2。目前已开发了等离子体活化键合、湿法疏水键合以及湿法亲水键合全套的工艺流程,成功实现 Si/Si、Si/InP、Si/SiC、SiC/InP、SiC/SiC、LiTaO3/SiC、激光器（LD）外延片/SiC、掺钕钒酸钇（Nd:YVO4）/SiC、掺铈钇铁石榴石铁氧体（Ce:YIG）/SOI、YIG/SiN晶片的异质集成,并在分布式反馈（Distributed Feedback,DFB）激光器芯片键合、芯片贴片、无溶液处理的低温键合技术等领域开展了初步探索。