随着微电子和计算机技术的快速发展进步，数字系统设计技术也得以飞速发展。大规模可编程逻辑器件的出现和集成工艺的发展推动了数字系统设计理念的深刻变革。现如今数字信号处理的大多采用数字信号处理器（DSP）或者专用集成电路（ASIC）的方案，它有以下问题存在，例如：高速性能不好，升级配置不够灵活，开发周期长，成本高等。而用现场可编程门阵列（FPGA）实时处理数字语音信号，它不仅可以提高处理速度、使系统的维护升级更加方便，而且有效缩短了开发周期、降低了开发成本。本论文主要研究了ADPCM语音编解码算法以及基于FPGA实现的软硬件方案。ADPCM是一种针对16bit位宽的PCM语音信号进行压缩编码的算法，有效减小了储存空间，在通信上可以扩充信道容量。本文针对算法的特点逻辑的复杂度，选用了赛灵思（XILINX）公司的Spartan3系列的XC3S1000作为系统的核心FPGA芯片。开发综合编译环境为ISE，在此平台下用Verilog HDL语言完成UART串行收发、编解码、FIFO缓存等模块的设计，并且使用仿真工具Modelsim对各个模块进行了功能仿真，验证了各个模块的逻辑功能。为了进一步验证其功能，还搭建了硬件电路，包括：FPGA加载电路、供电电路、DA转换电路和接口电路等，完成了对所设计数字语音编解码系统的实际硬件电路的验证。通过软件仿真和硬件验证，证明采用FPGA设计的数字语音处理系统获得了较好的编解码效果，充分体现了其实时性好，升级维护方便，成本低等优点。另外，还可以进一步完善FPGA设计，将其开发成IP核，使其应用更加方便。