本文中，我们首先着重进行插入缓冲器的时延分析，当插入缓冲器后，传输信号经过缓冲器时也有一个时延，因而为了精确估计系统的延迟，对缓冲器的时延分析也必不可少，本文的研究首先是基于Sakurai的MOS管模型，提出一种新的延迟估算模型，它不仅满足短沟道的器件电流特性，也充分考虑了输入信号的影响，该时延估算模型与spice仿真结果的误差比较小。而后我们讨论了集成电路互连线负载的问题，由于集成电路特征尺寸的减小，互连线的单位电阻增大，由于这个电阻对晶体管的负载－金属互连线电容起着屏蔽的作用，过去将互连线看作是一段集中电容参数的计算方法已经不能精确得出器件延迟，于是人们已考虑用新的模型替代互连线。 我们在?模型基础上提出一个与原来器件延迟模型相兼容的计算互连线有效电容的新模型。我们发现，在互连线电阻的一定范围内，对电容的屏蔽效应是一个线性关系，这样我们就可以用一个线性的模型计算出互连线的有效电容，可以很大程度地减小所耗的资源。本文最后基于Elmore 时延模型对二端连线的缓冲器插入问题进行了讨论，给出了最小时延下, 缓冲器的最佳数量和位置，同时给出了在一定时延约束条件下的最少缓冲器数量及位置。