论文部分内容阅读
嵌入式系统开发是当今计算机应用发展的一个热点。随着嵌入式硬件技术的不断发展,在嵌入式应用的不断增长以及系统复杂性不断提高的情况下,必然对嵌入式软件的规模和复杂性的要求也不断提高。良好的调试开发环境能提高开发软件的质量,促进产品的上市时间,这对一款嵌入式芯片的成功重要性是不言而喻的。
聚芯Erasoc系列芯片是高性能32位SOC芯片,集成了龙芯一号CPU、南北桥以及众多丰富的IP核,能为嵌入式系统设计提供简单高效的解决方案。龙芯一号CPU是MIPS架构,而基于MIPS架构的调试平台并不多,且均不能直接用于聚芯Erasoc系列芯片的调试和开发,为聚芯系列芯片的推广应用造成了巨大的困难。因此研究基于聚芯的调试平台,对聚芯系列芯片的产业化发展有着重要的作用。
本课题的目标就是设计实现一种基于聚芯系列芯片的调试平台。本文首先在对当今主流的嵌入式调试开发平台深入分析的基础上,结合聚芯Erasoc自身的特点确定了课题的技术路线和需求,将整个平台的设计划分为软件和硬件两大部分。在软件方面,阅读并修改了大量的开源软件,如ECLIPSE,INSIGHT,GDB等;并在深入理解EJTAG调试原理的基础上编写了EJTAG Agent调试代理程序,从而构建了一个适合聚芯Erasoc的调试软件开发环境Erasoc IDE。在硬件方面,提出了USB和FPGA芯片结构的方案,实现了Erasoc OCD硬件调试器。文章最后介绍了对整个调试平台的优化,提高了调试和程序下载速度。经测试,性能超过了同类型产品。
另外,通过对ARM芯片结构的研究,并针对聚芯Erasoc内部结构的特点,提出了一种对EJTAG结构改进的新方法。经过测试,该方法进一步提升了性能,可以极大地提高调试下载速度,具有很好的实用价值和意义。目前聚芯调试平台已投入了实用。