随着网络时钟同步技术的更迭,提出了新的芯片时钟同步接口方案——SLTS(单线授时,Single Line Time Service),SLTS接口解决了原有接口走线资源浪费和刷新频率低的问题,具有亚微秒级的时间同步精度。作为新的芯片接口,SLTS没有配套的芯片测试系统,使得芯片回片后SLTS接口的功能难以得到保证。为了保证SLTS接口正确功能,缩短芯片开发周期,本文致力于开发一套SLTS接口的芯片自动化测试系统,完成SLTS接口的测试工作。芯片自动化测试系统开发工作包括硬件板级设计、自动化脚本设计、SLTS测试逻辑电路设计三方面,本文主要对SLTS测试逻辑电路进行研究,包括localbus寄存器读写模块、SLTS发送模块和SLTS接收模块进的设计与仿真,并将测试逻辑下载到FPGA中进行实测分析。主要研究工作包括:1)为了解决MUC与测试逻辑电路通信的问题,在深入分析localbus通信协议基础上,设计了符合localbus总线协议的寄存器读写模块,仿真结果表明,该模块实现了MCU对测试逻辑电路内寄存器的读写控制,进而实现了对整个测试逻辑电路的控制。2)发送模块需要实现对88种测试向量产生和发送,采用状态机控制的方法对测试向量时序波形分段产生、分段控制,并设计了CRC运算电路子模块,实现了测试向量产生过程中CRC校验码的实时运算,仿真结果表明,该模块能够完成88种测试用例的产生和发送。3)测试向量输入到被测芯片后,需要对被测芯片的响应波形进行脉宽检测和数据提取。本文设计了接收模块,采用状态机将响应波形进行分段,每个状态分别进行脉宽检测和数据采样、存储,并设计了高精度脉宽检测子模块,仿真结果表明,该模块能正确完成响应波形的数据采样和脉宽检测,检测误差为±5ns。4)将测试逻辑下载到FPGA中,以华为公司A芯片为例进行实际测试。测试结果表明该测试系统在A芯片正常时钟同步和无法同步两种情况下,均能给出预期的测试结果,说明本文设计的测试逻辑电路功能满足了预期的设计需求。目前,该测试系统已经投入使用。