随着电子科技的快速发展,存储技术也在不断地更新。近些年来,NAND闪存因其具有高性能、低功耗等特点被广泛的应用在电子产品中。但是随着NAND闪存工艺的进步以及MLC、TLC存储技术的应用,闪存内部存储密度大幅度提升,导致误码率也急剧升高。因此如何确保正确的读取存储数据,提升闪存的可靠性,降低误码率具有重要意义。传统的纠错码已经不能满足高密度闪存的纠错需求,低密度奇偶校验(Low-Density-Parity-Check,LDPC)码因其具有优异的性能、纠错能力强以及译码速度快等特点逐渐应用在NAND闪存中。根据闪存容量大、成本低的需求,本文构造了(18432,16640)高码率准循环LDPC码,采用PEG构造方法对其校验矩阵进行了构造,生成了一种727?准循环校验矩阵,并且每个循环子矩阵大小为256256?。在编码方面,本文提出一种改进后的快速编码算法对码字进行编码,减少运算量以提升编码速度,该编码算法应用于NAND闪存中,可以有效减少硬件消耗资源。在译码方面,本文将归一化最小和算法和分层信息传输结构相结合,提出一种行分层最小和算法用来译码,该算法相对于传统的最小和算法,减少了运算量,加快了译码收敛速度。仿真表明,该算法在具有优良的译码纠错性能的同时,收敛速度也更快,译码的平均迭代次数显著减少,从而提高译码器电路的吞吐率。根据上面所述的编译码算法,本文设计相应的编码器和译码器来实现编译码算法。采用Matlab软件和Model Sim软件构成了本文的软件仿真环境,对LDPC码编码器和译码器进行了仿真,仿真结果证明了编码器和译码器的功能正确,并具有优异的性能。