论文部分内容阅读
利用异变外延在特定的衬底材料上获得高质量的异变外延层,可充分发挥两种材料系各自的优势,进而研制出高性能的光电集成器件与芯片。然而由于晶格失配等问题,外延层的位错密度很高,这严重影响了光电集成器件的性能。近年来,随着纳米技术的发展,纳米图形衬底的制备与应用引起了人们的广泛关注。研究表明：在纳米图形衬底上进行异变外延(简称“纳米异变外延”)可有效地降低外延层位错密度,提高外延层的晶体质量。为此,本文利用纳米异变外延开展了GaAs/Si、InP/GaAs大失配体系的金属有机化学气相外延生长。论文主要工作及研究成果如下：(1)利用软膜紫外纳米压印及反应离子刻蚀技术在Si衬底上制作出了直径370nm、周期排列的圆柱图形。进而,通过三步法生长在此纳米图形Si衬底和平面Si衬底上均制备出了1.8μm厚的GaAs外延层。测试表明：采用该纳米图形衬底,可将GaAs外延层的腐蚀坑密度从109cm-2降到107cm-2。透射电镜测试发现GaAs的穿透位错大部分被阻挡圆柱顶部附近。这归因于三个原因：圆柱侧壁阻挡位错的延伸；图形衬底导致位错发生水平弯折；外延面积降为纳米尺度。此外,通过引入热循环退火,进一步减少了GaAs的位错密度。(2)利用软膜紫外纳米压印及反应离子刻蚀技术在镀有Si02掩膜的Si衬底上制作出了直径328nm、周期排列的圆孔图形。同时摸索出SiO2/Si纳米图形衬底合适的清洗处理条件,该条件可清洁衬底的同时不损坏SiO2掩膜。在此纳米图形衬底上进行了GaAs异变外延生长,获得了初步的实验结果。(3)利用电子束光刻及反应离子深刻蚀技术,以Cr为保护掩膜,在GaAs (100)衬底上制作出了Si02纳米光栅图形。并采用湿法腐蚀改善了反应离子刻蚀后Si02侧壁形貌,最终得到了高宽比大于1的SiO2/GaAs纳米图形衬底。在此纳米图形衬底上进行了InP异变外延,获得了初步的实验结果。