随着数字信号处理技术应用的不断深入及FPGA技术的不断发展，数字信号处理系统的实现面临着很多挑战，其中，四个主要问题是：速度、功耗、设计规模和开发周期。在基于FPGA实现一些数据计算量庞大的数字信号处理操作（如FIR滤波器、快速傅里叶变换等）时，需要消耗大量的FPGA资源。因此，如何在对最大时钟频率要求不高的场合下节约FPGA资源就成了研究重点。本文结合FPGA的硬件特点，提出了一种CSE优化算法，该算法通过提取尽可能多的共同子表达式来减少运算单元、降低逻辑深度。通过大量的算法分析，将CSE优化算法与NR-SCSE算法、加法树算法、HCUB算法、BHM算法、Hartley算法等进行比较，结果表明：CSE优化算法能更大程度地减少运算单元，降低逻辑深度。论文重点分析了CSE优化算法在数字信号及图像信号处理中的应用。CSE优化算法在FIR滤波器设计中的应用。以32阶FIR低通滤波器的设计为例，将滤波器系数进行CSD编码，应用CSE优化算法消去系数中存在的共同子表达式，从而减少运算单元、降低逻辑深度。在QuartusII中对整个设计进行仿真，结果表明：应用CSE优化实现FIR低通滤波器比直接乘法型实现及分布式实现节约更多的FPGA资源。最后在DE2开发板上进行硬件实现，表明利用CSE优化算法设计的FIR低通滤波器具有较好的滤波效果。CSE优化算法在图像频域滤波中的应用。通过综合分析四种频域低通滤波器的性能特点，选择巴特沃斯低通滤波器来进行频域滤波，在MATLAB中产生滤波器系数并将系数进行CSD编码，然后应用CSE优化算法对其进行优化设计。在QuartusII中分别设计二维FFT模块、优化巴特沃斯低通滤波器模块，最后进行仿真分析和滤波效果分析，结果表明：应用CSE优化算法可节省大量的FPGA资源，且图像滤波效果比较理想。