高速模数转换器在高速数据通信、液晶显示驱动、数字示波器、硬盘驱动电路等方面有着广泛的应用。随着这些设备或器件的工作速度越来越高,对于应用于其中的模数转换器的转换速率的要求也越来越高。而每种半导体工艺所能提供的带宽总是有限的,所以相应的模数转换器的转换速率也是有限的。为了提高模数转换器的转换速率,可以采用多个模数转换器时间交错工作的方式,即时间交错模数转换器。本文针对时间交错结构模数器的设计及其校正进行了研究。首先分析了时间交错模数转换器通道间的失调失配、增益失配、采样时间失配等各种非理想因素。随后本文给出了一个适用于超宽带(UWB)无线通信应用的1吉赫兹6比特时间交错模数转换器的设计和实现实例。模数转换器由两个通道组成,其单通道为采用“级联折叠+有源内插”结构实现的折叠内插模数转换器。通过采用在前端放一个总的采样保持电路,避免了通道间的采样时间失配;同时通过共享通道间的参考电压、偏置电压等方法来降低失调失配和增益失配。改进的栅压自举采样开关也大大提高了采样的动态性能,抑制了采样开关的时钟馈通效应。该模数转换器设计采用了中芯国际(SMIC)的0.13微米,单层多晶八层金属的混合信号工艺进行了流片实现。经过实际验证测试,芯片在1吉赫兹的采样频率下,转换功能正确;在模拟输入10兆赫兹情况下,模数转换器的有效位(ENOB)和无杂散动态范围(SFDR)分别达到5.18比特和41.57dB;在模拟输入500兆赫兹情况下,ENOB和SFDR也能分别达到4.81比特和36.91dB。在1.4伏电源电压下,芯片功耗为66毫瓦,芯核面积为0.45平方毫米。本文还对时间交错模数转换器的各种校正措施进行了总结。给出了数字背景校正的一般方法,并给出了一种校正两通道时间交错模数转换器的具体算法,以及相应的Matlab仿真验证结果。