在混合信号电路中，模数转换器是一个十分常用的器件。与其它结构相比，流水线型ADC的特点是能够在速度与精度之间找到合理的折衷。一般来说，设计一个分辨率大于10位，速度大于100MHz的ADC，流水线结构是一种合理的选择。　　本文在研究了流水线型ADC的特点和工作原理后，设计了一个12比特3.3V电源电压100MHz采样频率的流水线型模数转换器。该设计兼顾速度、精度和功耗的要求，在综合了芯片面积等指标的基础上，选用当今最常用的1.5位/级数字校正结构实现，这样的结构能够保证在高速下具有较低的功耗。整个电路总共由十二级流水组成，前十一级采用1.5位/级结构，其中0.5位用于数字校正，第十一级的低位用第十二级的高位进行校正。　　流水线型ADC由采样保持电路、MDAC（增益模数转换器）电路、子ADC电路、数字校正电路、时钟产生电路和基准源与偏置电压产生电路组成，其中采样保持电路，MDAC电路属于主体电路部分，尤其是采样保持电路中的运算放大器设计是整个电路设计的关键之所在。本文结合ADC的分辨率和速度，计算得出所需的运算放大器的闭环增益和带宽等设计目标，通过几种结构运放的比较，最后选用套筒式增益提高结构设计出一种开环增益为96dB、单位增益带宽为1.3GHz、相位裕度为68°的运算放大器。此外，本文还设计了采样保持电路、MDAC电路、时钟产生电路、基准源与偏置电压产生电路和参考电压产生电路、数字校正电路。　　本文中的ADC采用中芯国际(SMIC)0.35um双层多晶四层金属CMOS混合信号工艺完成各部分电路图的设计，使用HSPICE工具对所设计的各电路模块及整体电路进行仿真。在100MHz时钟采样频率、37MHz正弦输入信号下测得SNDR（信号噪声畸变比，也叫SINAD）为69.2dB，即该ADC的有效位数为11.2位。总体功耗为281mW。