雷达是由许多具有不同功能的分立模块组成作为一个非常复杂的系统,不同模块之间必须按照一定的时序协调工作。雷达时序控制器以触发脉冲的形式,为这些模块提供工作所需的精确时序。现代雷达系统的时序控制主要采用MCU、DSP、FPGA及其他类型的芯片来实现。FPGA芯片具有精度高、可靠性高、可重构能力强、扩展性好、开发周期短等特点,因此现代雷达系统多采用FPGA作为系统控制芯片。随着集成电路和系统设计规模不断扩大,芯片复杂度和性能显著提高。信号传输速度越来越快,数据处理能力越来越强,时序控制精度越来越高。芯片的高速转换与信号的高速传输给电路系统带来许多新问题,信号完整性问题愈发明显。电路设计须应用高速电路相关知识来进行。硬件电路设计成功与否、代码质量高低以及芯片间工作协调与否,关系到系统工作的稳定性和信号的传输质量等。本文设计了一种基于FPGA的雷达时序控制器,在主控计算机的控制下生成雷达发射机,接收机等模块的时序控制信号,并产生相关波形。完成工作主要包括:系统级设计、高速电路原理图以及印制电路板板级设计、PCB后仿真、FPGA逻辑设计和时序控制器测试与调试。在雷达时序控制器系统设计前期,通过分析时序控制器与外部工作模块的连接方式确定系统方案,完成芯片选型。在系统设计以及芯片选型完成以后,根据芯片资料,应用电路设计相关知识理论,完成电路的原理图设计。在雷达时序控制器的电路板级设计阶段应用告诉数字设计理论,利用Cadence开发工具Allegro进行PCB设计,并在PCB初步完成以后,对PCB进行后仿真,通过对特定信号进行仿真分析,修改并完善系统PCB设计。在系统的FPGA逻辑设计阶段,应用状态机理论以及数字电路相关知识,根据系统要求,利用Altera的开发工具完成雷达时序控制器的逻辑设计。工作主要包括逻辑代码设计以及仿真测试等。在系统的设计工作完成以后,进行雷达时序控制器进行测试和调试工作。系统测试结果表明雷达时序控制器能够按照设计要求正常工作。