作为连通模拟世界和数字世界之间的桥梁,模数转换器(ADC)是现代通信系统和片上系统的(SoC)的重要组成模块。近年来,在通信终端和便携类消费电子的巨大需求推动下,中等精度、中等速度的流水线模数转换器逐渐成为了国内外各大公司及科研机构的研究热点。同时,模数转换器需要兼容更加先进的数字集成电路工艺,并能够适用其低的电源电压,因此,低电压、低功耗的设计越来越重要。本文首先介绍了流水线模数转换器的研究背景和国内外发展现状,接着介绍了流水线模数转换器的基本工作原理和系统结构,分析了影响模数转换器的各种非理想因素,最后完成了一个10比特80MHz采样频率,供电电压为1.2V的流水线式的模数转换器的设计工作。该模数转换器去除了前端采样保持电路,采用了首级2.5比特、5级1.5比特传统结构以及最后3比特全并行的混合结构,相邻流水级在两相非交叠时钟的控制下工作。去除前端采样保持电路,采用逐级递减技术,使用动态比较器,优化了整个芯片的功耗和面积。同时为了得到高的增益和带宽,使用了带增益提高技术的单级运放。最后对各级输出进行延时对准、数字校正,从而得到了最终的输出。本论文所设计的流水线模数转换器采用的是SMIC 0.13μm,1.2V,1P8M mixed-signal CMOS工艺,有效面积为1.2×0.9mm~2,核心功耗为49mW。在ss工艺corner下,输入信号为奈奎斯特频率,80MHz采样时钟频率,该模数转换器的动态仿真结果为信噪比(SNR)60.26dB@39.7MHz,无杂散动态范围(SFDR)为71.11dB@39.7MHz。