当今集成电路受到各种形式的恶意篡改,这种能够改变设计功能、导致核心信息泄露与拒绝服务的电路称之为硬件木马。硬件木马形式多样,芯片设计与制造的每个环节都可能被硬件木马侵扰,对芯片安全造成极大威胁。国际上现阶段主要以面向制造阶段的硬件木马检测技术为主,但目前第三方IP核的广泛应用使芯片设计阶段更易植入木马,因此本文展开面向芯片设计阶段的硬件木马检测技术研究。本文首先研究并实现了基于代码覆盖率的硬件木马检测方法,面向的对象为RTL级的硬件木马。通过该方法对Trust-Hub网站上的18个RTL基准电路进行检测,木马检测成功率可达到94%以上。设计了基于AES的泄密型硬件木马,在FPGA上实现了该木马的预期功能并成功躲避掉代码覆盖率的检测,表明覆盖率检测对代码书写形式敏感的弊端。为进一步提高芯片设计阶段的安全性,本文重点研究了基于静态布尔函数分析与动态逻辑测试的硬件木马检测技术,二者作为覆盖率检测的重要补充手段,面向的对象均为植入在门级网表上的硬件木马。基于静态布尔函数分析的检测方法通过把对输出产生“极弱影响”的输入信号进行标记来判断是否为木马信号,该方法可以有效定位Trust-Hub网站的RS232系列电路的木马数据通路,研究结果表明该方法可以帮助设计者排除90%以上的正常功能信号,并保持了10%以下的误报率。在动态逻辑测试方法中,由于硬件木马的触发电路往往植入在转换概率极低节点处,因此本文通过优化ATPG技术只对电路中转换概率极低的节点进行固定型故障检测。研究结果表明该方法可以有效定位到植入在ISCAS’89电路中转换概率为7.44×10^-9的硬件木马,相较于传统ATPG方式,本文方法可以大幅提高硬件木马的触发概率,测试向量的触发时间占总仿真时间的比例提升了91.3%。