在45nmCMOS工艺进入商业化生产的今天,为避免超薄栅介质的引入所导致的栅极漏电流影响器件的可靠性,业界已普遍采用高k材料取代传统SiO2材料作为新型的栅介质。但相对于已经成熟运用的传统SiO2栅介质,人们对以HfO2为代表的高k栅介质特性的了解还不够深入。目前在高k材料电学特性的研究方向之中,由于栅极漏电现象对器件的主要工作参数影响较大,已经成为了研究热点。本文从高k栅介质的制作工艺入手,分析了由ALD工艺淀积高k栅介质层的原理和工艺流程,研究了制作工艺中形成的界面层对器件特性的影响。以此为基础,讨论了薄栅MOS器件的栅极漏电流。通过实验检测和理论分析,并对比传统栅介质中电流的形成原理,对高k栅介质中电流的主要导通机理进行了深入研究,得到了F-N隧穿电流和肖特基发射电流在高k栅介质漏电流中占有较大组分的结论。此外,还研究了恒定电应力对高k栅介质漏电流产生的影响,提出了恒定应力下,界面层中存在的陷阱俘获效应抑制了栅极漏电流的新观点。由于隧穿效应对栅极漏电流的产生有着重要的影响,所以有必要对其进行建模分析。本文根据隧穿形成的量子力学原理,以数值分析中的自洽算法为基础,提出了采用循环迭代法来计算子带能级。并对电子在界面层上的碰撞频率以及隧穿几率进行了计算。最后得到了高k栅介质的隧穿电流模型。通过分析模型,讨论了不同条件下栅极电压与漏电流之间的关系。