在芯片制造工艺中,随着线宽技术降到32 nm以下,相应的工艺技术已经快接近物理极限,难以在单一芯片上集成更高密度的电路和更多的功能。目前,基于硅通孔(TSV,Through Silicon Via)的三维封装技术被认为是延续摩尔定律的有效途径。为了从微观机理上理解含TSV晶圆在减薄过程中表面损伤的形成机理,本文利用分子动力学方法来模拟含TSV晶圆的减薄过程,对含TSV晶圆中衬底、衬底-绝缘层界面、绝缘层三部分结构的加工机理进行了研究。首先,建立了衬底(单晶硅)的分子动力学减薄模型,并对其在不同载荷下的材料去除机理进行了分析。主要从结构以及受力两方面分析了单晶硅材料的塑性去除过程,并研究了加载条件对亚表面损伤的影响。结果表明,在较小的加载条件下,衬底材料是以塑性切削的方式去除,且单晶硅表面只有无定形缺陷产生。减薄速度对衬底亚表面损伤深度有一定的影响,随着速度的增加衬底损伤深度会出现一些波动。当增大金刚石磨粒半径、减薄深度时,衬底材料亚表面会出现纳米孪晶缺陷。其次,研究了衬底-绝缘层界面的减薄特性。研究发现,在界面处由于材料的差异,单晶硅原子在压力作用下发生的晶格变形比较难以恢复,因此界面处单晶硅的亚表面损伤深度要远大于其它区域。最后,分析了TSV结构中绝缘层(二氧化硅)材料的减薄特性。研究了绝缘层塑性去除过程中,缺陷在材料内部的移动方式。对单晶硅与二氧化硅材料的加工特性进行了对比分析,表明在相同的减薄深度下二氧化硅材料更难以去除,减薄后,TSV结构中衬底-绝缘层界面处会出现台阶现象。