随着社会的发展，信息交换量与日俱增。近年来，以光波为载体、光纤为传输媒质的光纤通信异军突起，发展十分迅速，已成为信息高速公路的主体。光纤通信具有容量大、传输距离远、节省能源、抗干扰、抗辐射等诸多优点，开发具有自主知识产权、用于光纤传输的高速集成电路对我国信息化建设具有重大意义。　　 复接器是光纤传输接口链路的关键电路之一，其功能是将多路低速信号复接成一路高速信号。目前在同步数字体系的规范下，复接器的工作速率一般在Gb/s的级别。已实现的复接芯片大部分采用砷化镓(GaAs)、双极性硅(Bipolar Si)、BiCMOS等工艺，因此普遍功耗很大。CMOS工艺的特征尺寸不断降低，使得其实现数Gb/s速率的电路成为可能。本文介绍了使用0.18μm CMOS工艺设计的用于SDH-64速率级的4:1复接器集成电路，特别针对高速电路的低功耗设计作一些介绍。　　 本次设计采用树型结构实现复接器，通过对比不同逻辑锁存器单元的性能，我们发现在低速复接单元采用双相动态伪NMOS逻辑设计不仅可以满足速率上的要求，而且可以大大的降低电路功耗，减小芯片面积；而将功耗主要用于SCL逻辑设计的高速复接单元，可以提高高速信号的复接质量。不同速率复接单元采用不同的电路逻辑设计实现可以在速度，芯片面积，功耗上取得优化。　　 由于低速的复接部分采用单端的电路逻辑，高速部分采用双端的电路逻辑，一个性能良好的单端转双端电路和SCL向CMOS逻辑转换的电路就成为设计的关键和难点之一。采用带正反馈对的单端转双端结构既可以最大限度的减小传统反相器延时单转双电路带来的差分信号相位不对称性，又可以避免简单在另一端加信号共模电平导致的随工艺波动性；采用电流镜的SCL向CMOS逻辑转换电路可以避免制作工艺的波动对电路的影响，仿真和最终的测试结果都表明这两种电路具有良好的电学特性。　　 一般的光纤传输系统中，能给复接器提供的都是子网中的低速时钟，而不是上级网的高速时钟。因此设计采用倍频结构的复接器具有很重要的现实意义。采用动态负载再生倍频结构可以工作在2.5GHz以上，频谱较纯，相噪也较低，同时具有大的时钟幅度，因此可以作为时钟去驱动别的电路，但需要四相时钟作为输入信号；差分输入时，采用一阶全通滤波网络可以获得相同幅度，相同电平，正交的四路信号，因此整个倍频器采用LC移相加动态负载再生倍频结构，倍频信号和最终的复接信号结果都在仿真有所体现。　　 测试结果表明：采用1.8 V电源供电，设计并实现了可用于光纤传输系统SDH STM-64级别的4:1分频复接器，证明带反馈对的单转双电路工作良好，该复接器输出信号单端峰-峰值180mV，抖动4.9rms，电路功耗仅为180mW，芯片面积为0.89×0.7m㎡。受实验室条件限制，最高测得的工作速率为10.8Gb/s。　　 附录中介绍了2.5Gb/s光发射机与可编程增益放大器(PGA)设计与测试的情况，作为参与工作的总结。