在CMOS图像传感器的读出电路中,列级ADC具有像素阵列中每列或相邻列共用一个模数转换器的特性,与其他结构ADC相比,有更小的面积、功耗,设计结构简单,并且列级ADC的多路通道并行工作更适用于大像素阵列。本文正是以此为背景设计了一款用于图像传感器读出电路的高精度、低功耗且易调整的列级单斜(Single-Slope)ADC,由于其简单的列级结构和共用部分模块的特性,使得列间有更好的一致匹配性,减小了级间固定模式噪声(FPN)。研究了单斜ADC产生高精度、高线性度斜坡信号的原理以及使用的各种结构对比,引入自适应调整机制,在开关电容积分电路中加入反馈环实现斜坡输出信号的自适应调整,产生的斜坡信号具有高线性度和高精度特性,同时自调整机制减小了其他噪声对斜坡信号的影响。并可通过调整步进电容的比值改变斜坡分辨率,拓展ADC的位数,以满足ADC不同的测试需求。运放采用两级结构,具有较高的GBW和共模输入范围,并接成单位增益的形式作为斜坡输出buffer,使得斜坡信号有更好的驱动能力,并减小后级动态比较器因时钟跳变对斜坡信号产生的影响。针对比较器的输入失调电压(offset),设计提出三级预放大器串联的结构,并运用对电荷进行再分配的自动校零技术(Auto-zero),大幅减小输入失调,最后一级设计了动态锁存比较器提高了比较器的整体工作速度。针对模拟信号容易受到数字信号影响的问题,采用数模电源分开的形式,保证模拟信号的完整性和精确性,计数器应用了10级TFF级联结构,构成异步计数器,具有较小的延迟。建立了码密度分析法对ADC的输出采集,并做非线性计算,运用快速傅立叶变换法(FFT)对ADC动态性能进行测试,用Matlab对数据进行处理。设计基于CMOS 0.13μm工艺,对10位单斜ADC进行了整体电路设计和仿真优化以及版图的布局规划,芯片核心面积600?460μm~2,模拟部分和数字部分分别采用了3.3V供电。在实现高精度转换的同时提高了ADC的工作速度到35 KHz;对ADC进行码密度分析测得非线性误差DNL为+0.53/-0.16 LSB,INL为+0.38/-0.38 LSB;依据相关采样规律对ADC输入正弦信号,在TT工艺角下测得SNDR为60.8 d B,ENOB为9.8位;单斜ADC的斜坡发生器和计数器模块列级共用,且寄存器采用了脉冲控制,减少了工作时间,列总体功耗小于100μW。