随着器件特征尺寸的减小,传统的微缩技术开始面临来自物理极限的挑战,应变硅技术已成为进一步提高纳米级MOSFET性能的主要途径之一。应变硅技术利用应变诱导硅能带发生变化,从而获得载流子迁移率的增强,并且能与当前微电子主流工艺兼容,这使其在显著提高MOS器件的电学性能方面,具有很大的优势与吸引力。事实上,应变硅技术已被证明是一种能在未来相当长时间内,保持平面硅CMOS技术优势,不断推动集成电路发展的新技术。在应变硅MOS器件的研究、制备和应用中,准确掌握沟道应力的大小与分布,以及应力导致的器件电学性能的改变至关重要。考虑到研发周期与实验成本等因素,对此类器件进行模拟研究正得到越来越多的重视。本文采用有限元分析软件ANSYS和TCAD工具Sentaurus,分别研究了MOSFET中应力分布与一些工艺参数的依赖关系,以及应力引入所造成的电学性能变化。在利用ANSYS进行沟道应力分析中,主要研究了新型SiC源/漏和弛豫SiGe上应变硅NMOS结构。结果表明,适当提高C/Ge的摩尔组分、增加SiC源/漏刻蚀深度与抬高高度、减小应变Si层厚度都能有效提高沟道应力水平,且沟道越短,应变影响越显著。另外,通过将模拟结果与HRTEM (High Resolution Transmission Electron Microscopy)图像的FFT (Fast Fourier Transform)分析数据及CBED (Convergent Beam Electron Diffration)实测数据进行比较,验证了有限元模拟结果的有效性与正确性。对50 nm栅长的应变硅NMOS和PMOS的TCAD研究发现,高张应力的SiN盖帽层和SiGe S/D结构能分别用于改善NMOS与PMOS的电学性能,使器件的驱动电流、跨导获得大幅提升。通过多应力结构引入的应力可在沟道区进行叠加,并最终体现在电学性能的提高上;特别的,器件的亚阈值特性并未发生明显退化。通过与实验报道的转移特性对比,TCAD模拟结果在趋势上和数值上都显示出良好的一致性。最后,尝试了将电学特性的TCAD模拟延伸至小型电路,着重研究了CMOS反相器的电压转移特性。由于阈值电压的漂移,应变硅CMOS反相器的转换点电压产生了一个较明显的偏移,噪声容限也相对变小。总之,上述模拟研究可为纳米级应变硅器件的设计与优化提供理论上的参考,如对C/Ge含量的折中选择,对抬高高度和刻蚀深度的有效控制,或对多应力结构整合效果进行合理预测,这些对实际器件的制备和应用都是有指导意义的。