高速磁悬浮列车作为一种新型的交通工具,以其快捷、安全、舒适、低噪声等优点被逐渐应用于城市轨道交通系统。悬浮系统是高速磁悬浮列车的核心系统,系统中间隙传感器传递的间隙检测信号是悬浮系统控制列车运行的关键信号,只有这一信号准确、稳定、可靠,才能保证列车安全运行。而间隙传感器在工作过程中会受到大量的电磁干扰,因此必须对高速磁浮列车的间隙信号进行噪声处理,使其达到系统要求。由于目前采用的滤波方式有不足之处,所以设计并实现了基于FPGA高速磁悬浮列车间隙信号滤波器,并在间隙传感器平台加以测试。首先,基于FIR数字滤波器的优点,根据系统性能指标,选择线性相位结构为滤波器的实现结构,通过Matlab设计FIR滤波器参数并给出频率特性,在Simulink中进行仿真。同时针对斩波器强脉冲使用预测判别法进行非线性滤波。两种方法的结合使滤波能更好地完成对噪声的处理。其次,基于FPGA硬件实现的特点,使用分布式算法作为滤波器硬件实现算法,针对分布式算法中查找表规模过大的缺点,采用多查找表及线性FIR滤波器对称性特点减小硬件规模。使用verilog-HDL设计16阶分布式算法FIR滤波器软件模块,通过ISE9.1和Modelsim进行综合仿真。并完成通信纠错程序,保证传感器信号准确、可靠。仿真结果表明,本论文设计的滤波器硬件规模较小,最高时钟频率满足系统要求。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。最后,搭建了硬件测试平台,通过悬浮传感器将噪声信号输出并对其滤波,完成了系统设计要求。