语音识别SoC是语音识别技术的一个重要研究方向,它具有功耗低、体积小和可靠性强的优点,是语音识别技术实用化的绝佳平台。然而目前在国内,针对汉语识别的语音识别SoC研究仍较少,现有的大部分汉语语音识别SoC实时性和识别效果较差。本文通过研究基于GMM-HMM的汉语语音识别系统,设计出适合实现语音识别系统的SoC架构,并完成芯片的硬件建模、仿真验证、版图设计和流片,最终得到一种识别率高、实时性强和灵活性强的汉语语音识别SoC芯片。芯片以Andes公司N10 MCU核为核心,采用APB作为片上总线,同时集成大量的外围设备作为扩展,包括ADC、I2C、GPIO、SPI、TIMER、UART和浮点计算电路等模块。本文着重于算法的研究、SoC的硬件设计与实现、系统仿真验证和芯片测试。主要的工作包括:一、对比分析常用语音识别算法,构建适合于片上系统实现的语音识别系统,并通过算法优化降低系统时延;二、通过分析系统需求,完成系统的软硬件划分和SoC的硬件架构设计,针对系统时延高的问题,设计专用硬件电路对概率密度计算进行加速;采用SRAM作为程序空间,加快指令读取速度。针对系统功耗高的问题,采用异步时钟和门控时钟设计,使微处理器能控制各模块开闭,达到控制系统功耗的目的;三、定义芯片各模块的接口和时序,完成各模块的硬件编程,并通过输入敏感数据和模拟从模块等方式对模块进行功能仿真验证,统计芯片逻辑工程的资源占用并进行功耗仿真分析;四、完成芯片版图设计并流片,测试流片后芯片的性能参数,如功耗、实时性和识别率,并与典型汉语语音识别芯片进行对比分析。本文采用Verilog硬件描述语言完成芯片逻辑工程的实现,并对芯片各模块进行功能仿真验证和功耗分析,最后采用台积电0.18um工艺流片。经测试,芯片功耗约为244.83mW,识别率达95.5%,可实现实时语音识别。