随着电子技术与数字电路的发展,数字电路的速率不断提高,电子产品的功能集成度越来越高,印制电路板(PCB)设计的复杂度增加,使用传统设计方法很难设计出信号质量达标的电路板。当前高速电路板设计者对信号完整性的分析和仿真不足,对实际设计方法研究较少。本文提出一种分组交叉点法,能够快速合理确定层叠数,指导布局和布线,缩短设计时间,提高首次打样板成功率,配合信号完整性分析和仿真,改善高速信号质量。高速电路板设计相对于低速电路板设计会产生更多的问题。保证数字信号在印刷电路板中正确传输,减少高速数字电路PCB设计中由于信号完整性产生的问题,已经成为PCB设计中的主要工作。反射、振铃、延时、串扰、EMI等信号完整性问题若不能在设计前充分分析,可能导致传输线信号质量差,甚至导致整个电路板设计失败。高速电路系统越来越复杂,设计研发周期增加,设计成本增加。综合运用信号完整性设计方法,可较好的改善信号质量,缩短研发周期,降低研发成本。本文深入分析工程设计中信号完整性问题,对传输线模型、传输线特性参数、微带线结构、带状线结构等深入分析,控制可控因素减低反射和串扰的影响,提出了分组交叉点设计方法,设计一款8层高速电路板。本文选取合适的仿真工具,对阻抗、耦合、DDR波形、电源与EMI进行仿真测试,信号质量达到预期要求。关键信号传输线阻抗误差控制在10%以内,绝大多数传输线相互之间的耦合系数控制在5%以内,DDR信号线仿真波形符合DDR2(AC250/DC125)电平标准要求,直流电源平面压降小于5%,单组信号线辐射骚扰3m远场仿真测试值小于GB9254-2008《信息技术设备的无线电骚扰限值和测量方法》要求的最大辐射值。