论文部分内容阅读
随着数字预失真技术(Digital Predistortion,DPD)的不断发展,基于记忆多项式模型(Memory Polynomial,MP)的数字预失真技术因其具有补偿精度高、自适应跟踪、实现难度低等诸多优点,在基带预失真技术领域引起广泛关注,成为功放线性化的首选方案。记忆多项式模型的非线性阶数和记忆深度设定得越大,可以获得更好的功放建模和非线性补偿效果。但会导致模型的复杂度上升,需要提取的模型参数较多,参数提取算法也较复杂。为解决模型复杂度和性能之间的矛盾,本文提出了查找表级联多级记忆多项式模型(Look-Up Table cascaded Multi-Stage Memory Polynomial,LUT-MSMP),对功率放大器进行建模,在保证较高的建模精度同时降低模型的复杂度。基于LUT-MSMP模型构建数字预失真器,在降低复杂度的情况下,实现较好的非线性补偿效果。为了验证LUT-MSMP模型的有效性,本文首先在Matlab/Simulink中对功率放大器进行建模,选择基于NXP半导体公司LDMOS场效应晶体管的功率放大器作为建模对象,仿真结果表明该模型对功率放大器的建模精度达到-39.27 d B的水平,与记忆多项式模型相比,模型参数个数减少15个,复杂度降低50%;对比前向串联双箱FTNTB(Forward Twin Nonlinear Two-Box)模型,模型参数减少3个,复杂度降低16%,而建模精度归一化均方误差达到与之相当的水平,即-39.27 d B。其次,为了验证使用该模型作为预失真器的性能,本文使用带宽5MHz的WCDMA(Wideband Code Division Multiple Access)信号进行仿真测试,测得在输出信号偏移中心频率-5MHz处的邻道功率抑制比(Adjacent Channel Power Ratio,ACPR)为-53.64 d B,+5MHz处的ACPR达到-53.56 d B的水平,相比记忆多项式模型,ACPR有5d B的提升,而复杂度却下降了26.7%;相比FTNTB模型,ACPR有了1.2d B的提升,复杂度降低8%。最后为了验证该模型在实际电路中的资源占用情况,在FPGA实现了预失真器模块的电路,从综合软件的资源报告可以看出,该模型使用2785个逻辑宏单元LE,占用3072bits的随机存取存储器RAM。本文的研究工作为低复杂度的功率放大器建模提供了一种新的参考模型,并为低复杂度、高性能数字预失真器设计提供了一定的参考。