1553B总线具有可靠性高、实时性高和传输速率快的优点,因此该总线在国内军事、航空、航天领域运用越来越普遍。目前国内通常采用DDC公司的1553B专用芯片实现1553B总线协议。专用芯片虽能实现总线控制器功能,但其消息处理不够灵活,需搭配主控芯片才可处理异常,效率较低。因此,该文根据1553B总线协议对总线控制器进行功能拓展,设计一种高效的1553B总线控制器。首先,针对专用芯片实现多路双冗余1553B通道成本过高、占用面积大的问题,该文通过分析专用芯片内部工作原理,结合功能需求,选择功能相同的元器件代替其内部收发器,设计总线控制器的内部逻辑及接口控制,提出了一种成本不高于专用芯片的双通道的设计方案。该设计基于现场可编辑门阵列(Field Programmable Gate Array,FPGA)实现了双通道1533B总线协议,减少了芯片占用面积,降低了1553B总线通信成本。其次,针对专用芯片处理异常效率较低的问题,该文通过分析专用芯片内部消息处理机制,在原有规则的基础上,改善了消息执行顺序,提出了一种高效的总线控制器设计。该设计基于不同的消息模式判断异常状态,自动选择消息执行,有效减少响应时间,满足快速响应及预处理的需求。最后,设计了基于FPGA高效1553B总线控制器的验证方法及过程,对设计的正确性及高效性进行了功能仿真验证,对通信效果进行了板卡联调验证,实现了对异常状态的快速响应及预处理功能。最终,测试实验结果显示,该设计对异常状态的响应时间稳定在5μs内。对比基于上位机软件的快速响应设计,该设计的紧急消息执行效率提高了62%。该产品目前已交付某研究所并投入使用。