随着片上系统(SOC)的规模及复杂度的迅速增长,验证工作已成为芯片研制工作的具有决定作用的限制因素,而搭建一个高效的验证平台是提高验证效率的关键技术。本文采用了业内最新提出的通用验证方法学UVM(Universal Verification Methodology),针对光纤通讯数据交换电路首次实现UVM验证平台搭建,并且达到了覆盖率收敛的目的,并且将验证平台组件抽象为可重用的共用库,为后续工作打下了坚实基础。本文结合了一款高速串行光纤通讯数据网络交换机SOC芯片的验证过程,详细介绍了其基于UVM验证方法学的平台各组件的设计流程及集成方法。本文首先介绍和分析目前交换电路的各种验证语言和验证方法学的优点及不足,随后详细介绍了一些验证关键技术,并对UVM验证方法学的关键机制进行了论述。在验证平台的设计过程中,基于UVM方法学及SystemVerilog语言,设计支持高速串行数据光纤通信协议的可重用的UVM平台,并结合SOC处理器模型和其余外部功能模型实现软硬件协同仿真,以此来模拟sOC真实工作,并最终通过TCL语言和makefile脚本实现仿真验证工作的自动化。针对交换机端口众多、通信环境复杂的仿真环境,完成了受约束的随机激励、自动校验结果、覆盖率的收集等目标。最后在实际项目工作中根据提取的功能测试点,建立不同的验证用例,并通过仿真软件来完成虚拟仿真,充分发挥和证明了 UVM方法学在验证工作中的优势。