随着信息技术和数字信号处理技术的发展,多媒体视频压缩技术的应用得到了快速发展,视频图像压缩技术也因此收到越来越多的重视。为摆脱对国外标准的依赖,避免H.264等国际标准高昂的专利费用,满足我国信息产业发展的需求,我国自2002年起开始组织相关企业和科研机构制定我们自己的音视频压缩标准AVS。目前AVS已经成为音视频编码技术的国家标准,且AVS有着高压缩率、高压缩质量以及低专利费等优势。论文以AVS中的帧内预测和环路滤波模块的FPGA设计与实现为选题,对于推动我国AVS数字视频编解码标准的应用和产业发展具有重要的理论意义和实际应用价值。本文先简要介绍了AVS标准和FPGA的基本知识,之后着重对AVS解码器的帧内预测模块和环路滤波模块的算法和结构进行了深入的研究和探讨。对AVS帧内预测算法进行了优化设计,为提高硬件资源的可重构性,降低帧内预测的计算复杂度,帧内预测模块中设计了通用运算单元。设计中采取有效的控制逻辑,对复杂的plane模式进行了预处理。环路滤波模块采用5级流水线架构,用改进的边界滤波顺序解决流水线冲突问题,用转置模块实现边界滤波样本的行列转置,采用状态机进行控制环路滤波器时序,可以根据水平滤波、垂直滤波、边界强度的不同,自动进行处理,从而使得处理过程能够实现自适应。帧内预测模块和环路滤波模块采用自顶向下的设计方法,划分了子模块,提出了实现帧内预测模块和环路滤波模块的硬件架构。对以上设计,采用Verilog HDL语言实现它们的RTL级的设计,由开发环境QuartusⅡ8.0和Modelsim进行综合仿真。上述设计已通过RTL级综合及仿真,证明了该设计的有效性、可行性及正确性。论文对于基于FPGA的AVS视频解码系统进行了有益的探索,具有一定的实用价值。