大功率多芯片绝缘栅双极型晶体管（Insulated Gate Bipolar Translator,IGBT）模块在新能源汽车动力总成系统中应用广泛。高压大电流和高效高功率密度的技术发展趋势及频繁非平稳工况的应用需求对IGBT模块的热可靠性设计提出严峻挑战。随着高热性能材料和散热结构的发展与应用,芯片、绑定线及覆铜陶瓷衬板（Direct Bonding Copper,DBC）铜层布局在封装热阻中占比逐步提高。封装布局的优化设计,成为充分挖掘芯片潜力、提升功率密度和平抑热应力的重要途径之一,从而受到学术界和工业界的共同关注。然而,目前多芯片并联布局的理论化和体系化研究尚存在较大空白,尚未建立大芯片绑定结构电-热联合分析与多芯片均流-均热协同设计理论和方法。本论文从封装布局优化设计的工业实际需求出发,提取大功率多芯片IGBT模块热应力评估应具备的计及热耦合、融合电参数温变特性、反映温度梯度及高效快速计算等关键指标,提出采用傅里叶级数实现大芯片绑定结构与多芯片并联结构热应力评估的新方法,旨在为大功率多芯片IGBT模块封装优化提供理论指导与设计规则,为复杂多工况应用场景的功率模块布局提供优选方案。论文的主要研究内容如下:首先,建立基于傅里叶级数的高功率密度模块芯片热耦合模型,实现热扩散与热耦合效应的物理内涵解析。针对现有热模型未能计及热耦合效应从而导致静态精准度低的挑战性难题,通过揭示热扩散角正切值取决于模块竖直方向热流密度下降率的物理内涵,结合多层封装结构下的傅里叶级数解析热流密度模型,建立一维RC热网络与三维热流物理场的本质联系,构造计及多芯片热路耦合的扩散角热网络新模型,揭示热扩散与热耦合效应对芯片温度场的形成规律,为提升多芯片功率模块热特性建模精度与计算效率提供新途径。其次,建立计及芯片电热耦合效应的模块温度梯度模型,揭示高敏感温变特性对双极型功率器件电流分布的影响规律。针对已有热模型未能计及电致芯片局部过温从而导致动态精准度低的挑战性难题,通过阐明双极型芯片通态/传输特性的温变效应,建立能应对复杂工况下电气特征准确表征的欧姆电阻化模型,构建面向封装优化需求的电-热耦合快速迭代流程,提出芯片元胞级热-电场路耦合的IGBT模块三维温度场解析方法,并探究双极型功率器件电参数正/负温度特性对元胞电流分布的影响规律,揭示高温敏特性下电流非均匀分布对片上温度峰值的抑制作用,为实现极端工况下多芯片功率模块电-热交互行为的精准再现与联合分析提供理论依据。再次,建立多落点绑定线结构的精细化多元胞电路与大芯片热场高精度三维联合模型,提出优化绑定线几何结构与布局参数的快速评估流程,实现大芯片多落点绑定线功率模块热应力平抑。基于论文理论模型成果,揭示大芯片绑定结构局部过热是由非均匀的绑定线自发热与非一致的芯片元胞热流共同诱发,并以综合降低全局温升和局部过热为优化目标,提取芯片平均温度和最高温度两项评价指标。重点探究绑定线根数、绑定落点数等布局变量对评价指标的作用规律和敏感程度,发现绑定落点数存在最优解,还发现多落点绑定结构中后排绑定线的电流密度对芯片温升贡献最为突出。据此提出一种后排绑定线叠层布局,不仅有效实现热应力平抑,而且对芯片元胞电流分布不均也有显著改善作用。这种布局设计方法无需额外部件和先进封装材料,有望成为工业应用的新型布线范式和工程优选方案。随后,建立模块封装布局电-热应力联合抑制的设计框架,提出多芯片并联结构的布局自动化生成与寻优算法,实现多芯片并联均流-均热协同优化设计。针对已有的IGBT部分交错式布局设计仅考虑均流单一优化目标从而导致降额运行的挑战性难题,通过用简化模型解析与有限元拟合响应曲面相结合的方法,建立芯片位置坐标、铜层尺寸等布局变量描述的模块寄生参数模型;建立电极位置、开尔文结构等布局变量描述的多芯片并联结构分段复频域阻抗电路,结合计及多芯片损耗分配不均的IGBT/二极管间热耦合模型,开发赋有铜层图案、芯片位置、绑定工艺及电极结构等多设计自由度同步评估能力的多芯片电-热联合分析系统;归纳布局设计自由度间因果关系与约束关系,设计多芯片布局自动化生成与启发式寻优算法;据此提出一种强电均衡性与强热抑制性的IGBT连续交错式新布局,并进一步优化电极位置,揭示开尔文射极结构引入的恶化电流不均衡度和提高开关速度的折衷关系,共同为紧凑型多芯片并联功率模块热优化提供理论指导和设计实例。最后对本文的研究工作进行总结,简述本文的主要贡献,并对后续研究做出展望。