集成电路的低功耗设计是当前集成电路研究中的一个重要课题。冒险分析对于集成电路的低功耗设计和保证电路正常工作均具有至关重要的意义。现有的冒险检测和消除方法实现复杂,有的可能改变电路的结构,有的可能增加电路中关键路径的延迟,不适用于规模较大的电路。本文分别研究了单原始输入跳变导致的冒险现象和多原始输入跳变导致的冒险现象,提出了一种新的检测和减少冒险的方法。本文提出的方法,根据电路的时延特性对于产生冒险的条件做出判别,而通过适当调整电路中部分路径的长度来消除或减少冒险。根据本文的方法,当只有一个原始输入发生跳变时,如果两条延时不同的路径在电路某点汇聚,并且这两条路径上具有反相功能的门(与非门,或非门,非门)的数目奇偶性不同,则在该点可能产生冒险;当多个原始输入同时发生跳变时,只要汇聚的路径延时不同则认为在汇聚点可能产生冒险。检测出冒险后,我们通过增加一一定数量的逻辑门而调整电路中特定部分路径的长度从而消除或减少冒险。本文提出的方法具有如下特点:(1)检测冒险不需要任何硬件开销,而且速度很快;(2)可以通过增加少量的硬件开销消除或减少电路中的冒险;(3)减少冒险的方法不增加电路中关键路径的时延;(4)无论是检测冒险还是消除或减少冒险都不必改变电路的结构。集成电路的设计验证是集成电路设计中的重要研究问题。设计验证有助于在芯片设计制造的早期发现设计和实现中的错误。设计验证的方法大体可分为形式化的验证方法和非形式化的验证方法。本文探讨了一利,基于固定型故障的测试产生和模拟的设计验证方法在芯片设计验证中的具体实现,并把这种方法应用于一个具体的芯片中,分析了这种方法产生激励的覆盖率,及结合测试产生对电路进行了冗余分析。