集高覆盖率、大容量、使用灵活等优点为一体的数据中继卫星系统(DRSS)已经成为航天领域的一个重点发展方向，其中返向通信链路高速数据传输又是它的主要业务之一。高速数据传输系统的发射端数字信号处理面临运行速度快、计算量大等难点，而基带信号发生器又处在高速数传发射部分的前端位置，因此基带信号产生部分不但面临运算速度和计算量大等问题，同时还需要解决多用户、多模式和变速率等特殊需求。针对以上问题，论文以数字化和并行化为侧重点，研究了基带信号的成形滤波、基于半带滤波的2N倍整数内插、分数倍插值滤波等关键技术。　　 本文首先从数字卫星基带信号产生的理论基础入手，介绍基带信号发生器的结构形式，及其在发射机中的位置和作用。基本理论知识包括带通采样定理，符号成形滤波，变采样率信号处理理论。　　 其次介绍基带信号发生器的设计方案并进行实现和仿真。基带信号发生器实现将符号速率为5MHz到240MHz动态范围的基带信号调制后经960MHz时钟速率的DA发射的功能设计。主要包括并行PN码模块设计，格雷映射模块设计，并行成形滤波模块设计，多级半带滤波器模块设计和分数倍变采样率模块设计。　　 最后将各模块级联成顶层的基带信号发生器。对基带信号发生器整体进行了仿真和验证，并给出分析结果。　　 现场可编程门阵列(FPGA)是一种由用户自行配置的高密度专用数字集成芯片，具有小型化、低功耗、可编程、数字化和快速方便实用的特点。FPGA的灵活性与高速处理的能力，使其由一种灵活的逻辑设计平台发展为重要的信号处理元件，在各种软件无线电产品中得到了广泛的应用。FPGA的数字化、可编程的特点，适合数字电路的并行化设计。