在当前RFID射频识别技术迅速发展的大趋势下，面对不同场合下不同程度的使用需求，对RFID读写器的设计要求也越来越严格。现在市场上的产品大多数是买的国外的产品芯片，比如R1000、R2000等，然后自己搭建外围电路实现，这种方法难移植，易出现各种突发问题，产品性能经常处于不稳定的状态，在这种形势下，对集成读写器芯片的探讨开始受到重视。本论文主要对超高频射频识别技术做了相关探讨和研究，对比目前国内外比较常用的EPC Global标准协议，采用新型标准协议，在此协议的基础上进行超高频读写器数字基带设计实现，然后在FPGA上进行实现验证。本文主要研究内容如下：1.对比分析了现行标准的区别，主要详细对新协议标准进行了解析，针对其中的物理层、标签标识层、标签存储器、标签状态以及读写器与标签间通信做了详细的分析介绍。2.在新协议标准的基础上，对读写器数字基带的架构进行分析。为了验证方便，需要对读写器编解码所采用的方式、数据传送的速率、调制所选取的方式和碰撞检测等进行确认。3.对读写器数字基带系统的主要模块进行了设计，内容包括截断式脉冲位置编码（TPP）编码模块、升余弦滤脉冲成型滤波器、Hilbert滤波器、CRC计算模块、解码模块、时序模块等，对这些模块进行优化整合、以实现占用最小资源的目的。4.在碰撞单元，主要采用动态分散收缩二叉树（DDS-BT）机制，结合常用标准的碰撞算法的优点，更好地完成多标签情况信息的读取。5.对逻辑进行仿真验证，在Xilinx的FPGA芯片XC3S500E-PQ208上进行了程序下载。